sch4-触发器.pptVIP

4.1.2．用或非门组成的基本RS触发器 例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 4.4.2、边沿JK触发器 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 16 15 14 13 12 1 1 10 9 74LS112 1 2 3 4 5 6 7 8 V CC D 1 R D 2 R 2CP 2K 2J D 2 S 2 Q 1 CP 1 K 1 J D 1 S 1 Q 1 Q Q 2 GND · 实际应用中大多采用集成JK触发器。常用的集成芯片型 号有下降沿触发的双JK触发器74LS112、上升沿触发的双 JK触发器CC4027和共用置1、清0端的74LS276四JK触发器 等。74LS112双JK触发器每片芯片包含两个具有复位、置位 端的下降沿触发的JK触发器，通常用于缓冲触发器、计数 器和移位寄存器电路中。 下图所示为其管脚排列图： 常用集成JK触发器 芯片型号中含有74表示 TTL集成芯片；含有CC或 CD表示CMOS集成芯片。 JK触发器逻辑功能的描述 ① 特征方程 11，10 ② 状态图 0 1 触发器的“0”态 触发器的“1”态 01，11 00 01 00 10 S R C1 1K 1J RD SD CP K J Q Q JK触发器 电路图符号 此符号表示 边沿触发 加圈表示 下降沿触发 ③JK触发器功能真值表 翻转 0 1 1 1 ↓ 翻转 1 0 1 ↓ 置“1” 1 1 1 0 ↓ 置“1” 1 0 0 ↓ 置“0” 0 1 0 1 ↓ 置“0” 0 0 0 1 ↓ 保持 1 1 0 0 ↓ 保持 0 0 0 0 ↓ 功能 Qn+1 Qn J K CP 置1 置0 翻转 保持 ④JK触发器时序波形图 归纳JK触发器的特点： ①边沿触发，即CP边沿到来时触发。 ②具有置0、置1、保持、翻转四种功能，能够有效地抑制 空翻现象。 ③使用方便灵活，抗干扰能力极强，工作速度很高。 * 3.1 触发器 4.1 基本RS触发器 4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 不同类型触发器间的转换 第四章 触发器 触发器是构成时序逻辑电路的基本逻辑部件。 ? 它有两个稳定的状态：0状态和1状态； ? 在不同的输入情况下，它可以被置成0状态或1状态； ? 当输入信号消失后，所置成的状态能够保持不变。 所以，触发器可以记忆1位二值信号。 根据逻辑功能的不同: 触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器； 按照结构形式的不同: 触发器可以分为基本RS触发器、同步触发器、主从触发器和边沿触发器。 4.1 基本RS触发器 4.1.1 与非门基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态， 工作原理 R S Q 1 0 0 1 1 0 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 0 1 1 0 R S Q 1 0 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 0 1 1 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R S Q 1 0 0 0 1 1 1 1 不变 1 0 0 0 1 1 R S Q 1 0 0 0