第八章 计数器定时器及其应用.pptVIP

2．方式1——可编程单次脉冲 这是一种硬件启动、不能自动重复但通过GATE的正跳变可使计数过程重新开始的计数方式。在写入方式1的控制字后OUT成为高电平，在写入计数初值后，要等GATE信号出现正跳变时才能开始计数。在下一个CLK脉冲到来后，OUT变低，将计数初值送入CE并开始减1计数，直到计数器减到0后OUT变为高电平。方式1的波形如图所示： 方式1的波形： 计数过程一旦启动，GATE即使变成低电平也不会使计数中止。计数完成后若GATE再来一个正跳变，计数过程又重复一次。也就是说对应GATE的每一个正跳变，计数器都输出一个宽度为N×TCLK(其中N为计数初值，TCLK为CLK信号的周期)的负脉冲，因此称这种方式为可编程单次脉冲方式。 在计数过程启动之后计数完成之前，若GATE又发生正跳变，则计数器又从初值开始重新计数，OUT端仍为低电平，两次的计数过程合在一起使OUT输出的负脉冲加宽了。 在方式1计数过程中，若写入新的计数初值，也只是写入到计数初值寄存器中，并不马上影响当前计数过程，同样要等到下一个GATE正跳变启动信号，计数器才接收新初值重新计数。 3．方式2——分频工作方式 方式2既可以用软件启动 (GATE=1时写入计数初值后启动)，也可以用硬件启动(GATE=0时写入计数初值后并不立即开始计数，等GATE由低变高时启动计数)。方式2一旦启动，计数器就可以自动重复地工作。方式2的波形如图所示： 写入控制字后，OUT信号变为高电平，若计数初值N=3，启动计数后，以CLK信号的频率进行减1计数。当减到1时，OUT输出一个宽度为一个CLK时钟周期的负脉冲，OUT恢复成高电平后，计数器又重新开始计数。可以看出，OUT输出信号的频率为CLK信号频率的1/N，即N次分频，故称这种工作方式为分频工作方式。 方式2需要GATE信号保持高电平。当GATE变为低电平时，停止计数。GATE由低变高后，CR中的计数初值又重新装入减1计数器CE中开始计数。 方式2在计数过程中若写入新的计数初值，并不影响当前的计数过程。在本次计数结束后，才以新的计数初值开始新的分频工作方式。 4．方式3——方波发生器 工作于方式3时，在计数过程中其输出前一半时间为高电平，后一半时间为低电平。其输出是可以自动重复的周期性方波，输出的方波周期为N×TCLK。方式3的波形如图所示： 在写入方式3控制字后，计数器OUT端立即变高。若GATE信号为高，在写完计数初值N后，开始对CLK信号进行计数。计数到N/2时，OUT端变低，计完余下的N/2，OUT又变高，如此自动重复，OUT端产生周期为N×TCLK的方波。实际上，电路中对半周期N/2的控制方法是每来一个CLK信号，便让计数器减2。因此来N/2个CLK信号后，计数器就已经减到0，OUT端发生一次高低电位的变化，且又将初值置入计数器重新开始计数。若计数初值为奇数，则计数的前半周期为(N+1)/2，计数的后半周期为(N-1)/2。 在写入计数初值时，如果GATE信号为低电平，计数器并不开始计数。待GATE变为高电平时，才启动计数过程。在计数过程中，应始终使GATE=1。若GATE=0，不仅中止计数，而且OUT端马上变高。待恢复GATE=1时，产生硬件启动，计数器又从头开始计数。 在计数过程中写入新的计数初值时不影响当前的半个周期的计数。在当前的半个周期结束(OUT电位发生变化)时，将启用新的计数初值开始新的计数过程。 例：要求计数器0工作于方式3，输出方波的频率为2KHz，计数脉冲的频率为2.5MHz，采用BCD计数，试写出初始化程序段。 1. 8253的端口地址为：80H，81H，82H，83H。 2. 常数计算：TC = 2.5MHz/2KHz=1250 3. 8253的方式控制字为： 4. 初始化程序段： MOV AL，37H OUT 83H，AL MOV AL，50H OUT 80H，AL MOV AL，12H OUT 80H，AL 00 011 11 1 5．方式4——软件触发选通 方式4是一种软件启动、不自动重复的计数方式。方式4的波形如图所示： 如图所示，在写入方式4的控制字后，OUT变为高电平。当写入计数初值后立即开始计数(这就是软件启动)。当计数到0后，OUT输出变为低电平，持续一个CLK脉冲周期后恢复为高电平，计数器停止计数。故这种方式是一次性的。只有CPU再次将计数初值写入