第8章 可编程计数.ppt

§8-2 8253的应用举例 微机原理第6章 并行输入输出接口（8255A） 本章内容位于 书本P247—P269 并行接口技术概述 硬件实现： 简单并行接口 专用或通用可编程接口芯片 例如可用锁存器/驱动器74LS244或74LS373等构成简单并行输入或输出接口，用74LS245等可构成双向并行接口，如图所示。 通用可编程并行接口芯片有8155A/8156A、8255A等。 8255A的内部结构 1.8255A的内部结构 8255A的内部由三个端口寄存器（A口、B口、C口）、两组控制电路、一个数据总线缓冲器、一个读/写控制逻辑电路几部分组成。其内部结构框图如图所示: 8255A的内部结构 （1）三个输入/输出端口 端口A：为8位双向输入/输出口，它含有一个8位数据输入锁存器和一个8位输出锁存/缓冲器，即输入和输出均有锁存功能。可编程工作在方式0、1、2； 端口B：为8位双向输入/输出口，它也含有一个8位数据输入锁存器和一个8位数据输出锁存/缓冲器，即输入、输出均有锁存功能。可编程工作在方式0、1； 8255A的内部结构 端口C:为两组4位双向输入/输出口，它含有一个8位数据输入缓冲器和一个8位数据输出锁存/缓冲器，即输出锁存，输入不锁存。可编程工作在方式0和按位置位/复位方式。另外，当端口A、B工作在方式1和端口A工作在方式2时，C口作为联络信号使用，故将端口C分为上C口（PC7~PC4）和下C口（PC3~PC0），分别由A、B口两组控制电路控制。 8255A的内部结构 （2）两组控制电路 A、B两组控制电路分别实现对A组I/O端口线（PA7~PA0和PC7~PC4）和B组I/O端口线（PB7~PB0和PC3~PC0）的输入/输出控制。 （3）数据总线缓冲器 数据总线缓冲器为双向三态8位缓冲器，它是8255A与微机数据总线的接口。其上传输的信息有输入数据、输出数据、CPU写给8255A的控制字及CPU从8255A读入的状态信息。 8255A的内部结构 （4）读/写控制电路 读/写控制逻辑负责管理8255A的数据传输过程。它接收片选信号以及来自地址总线的地址信息A1、A0和来自控制总线的信号RESET， ， ，将这些信号组合后实现对A组部件和B组部件的控制。 8255A的引脚信号 （1）数据线 D7~D0：双向三态。用于传送CPU从8255A各端口读入的数据、CPU向8255A各端口写出的数据、CPU从8255A各端口读入的状态、CPU向8255A写出的控制字。 8255A的引脚信号 （2）地址线 A1、A0：输入。用于寻址8255A内部各端口，A1、A0的不同状态与各端口的对应关系如下： A1A0 对应端口 0 0 A口 0 1 B口 1 0 C口 1 1 控制口 8255A的引脚信号 （3）控制线 片选信号：输入。用于选中8255A芯片，低电平有效。 读信号：输入。连接微机总线，用于控制8255A读操作，低电平有效。 写信号：输入。连接微机总线，用于控制8255A写操作，低电平有效。 复位信号RESET：输入。连接微机总线的RESET。用于使8255A复位，高电平有效，即当RESET引脚上来一上升沿，且使其高电平维持一定时间时，8255A所有内部寄存器被清零，同时，3个数据端口被自动设置为输入端口。 8255A的引脚信号 （4）I/O端口线 PA7~PA0：双向。端口A数据信号线。PB7~PB0：双向。端口B数据信号线。PC7~PC0：双向。端口C数据信号线。 （5）电源与地线 Vcc：电源线，+5V。GND：接地端。 （2）方式1 方式1的工作特点 ①端口A、B均可工作在方式1，可作输入口或输出口。 ②如果8255A的端口A、B中只有一个工作于方式1，那么，端口C中就有3位被规定为配合方式1工作的信号，此时，另一个端口可以工作在方式0，端口C中的其他位也可以工作在方式0，作为输入或者输出。 ③如果8255A的端口A、B都工作在方式1，那么，端口C中就有6位被规定为配合方式1工作的信号，剩下的2位，仍可作为输入或输出。 8255A方式1输入对应的控制信号 8255A方式1输出对应的控制信号 方式1 方式1的使用场合 在许多采用中断方式进行输入/输出的场合，如果外部设备能为8255A提供选通信号或者数据接收应答信号，那么，常常使8255A的端口工作于方式1。用方式1工作比用方式0更加方便有效。 （3）方式2 方式2的工作特点 ①方式2只适用于端口A。 ②端口A工作于方式2 时，端口C用5个数位自动配合端口