第2章 计算机系统的结构组成与工作原理.ppt

计算机发展过程中的重大技术演变 在指令层和执行程序的数字逻辑层两层基础上增加微程序控制层 增加操作系统层（大大降低了大多数程序员的编程难度） 虚拟机的出现（使得在一个操作系统下同时运行另一个操作系统成为现实） 后期出现的RISC思想（不使用微代码层） 计算机分层的作用 可以调整软、硬件比例达到特定目的 可以通过使用真正的物理机器代替各级虚拟机 也可以在一台物理机器上模拟或仿真另一台机器 早期的计算机结构（无总线） 计算机完成计算的过程分析 目的：计算0x10和0x20之和 编写汇编程序代码, 关键代码如下： MOV A，#0x10 ; A = 0x10, A为CPU内部的寄存器名 ADD A，#0x20 ; A = A + 0x20 编译、链接后得到的可执行代码(二进制位串) 运行(把保存在硬盘上的可执行文件调入内存，并把程序指令在内存的开始位置赋值给CPU中的PC寄存器) 以后的计算工作就交给CPU（指令驱动） 宏代码到微代码的转换 每一层的用途 辅助存储器：存放不活动的程序和数据 主存储器：存放运行中的程序和数据 cache: 存储CPU最近访问的指令和操作数 CPU寄存器：正在执行的指令和数据 ARM7TDMI指令流水线 顺序流水线控制依赖 Flynn分类及应用分类 分层的存储子系统 如何以合理的价格搭建出容量和速度都满足要求的存储系统，始终是计算机体系结构设计中的关键问题之一。 现代计算机系统通常把不同的存储设备按一定的体系结构组织起来，以解决存储容量、存取速度和价格之间的矛盾。 设计目标：整个存储系统速度接近M1而价格和容量接近Mn * * / 50 寄存器 ＋ Cache ＋ 主存 ＋ 辅存 CPU内部高速电子线路(如触发器) 一级：在CPU内部 二级：在CPU外部 一般为静态随机存储器SRAM。 一般为动态随机存储器DRAM ，也称为短期存储器 包括磁盘（中期存储器）、磁带、光盘（长期存储）等 其中：cache-主存结构解决高速度与低成本的矛盾； 主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾； 现代计算机的四级存储结构 寄存器组 特点：读写速度快但数量较少；其数量、长度以及使用方法会影响指令集的设计。 组成：一组彼此独立的Reg，或小规模半导体存储器。 RISC：设置较多Reg，并依靠编译器来使其使用最大化。 Cache 高速小容量(几十千到几兆字节)； 借助硬件管理对程序员透明； 主（内）存 编址方式：字节编址 信息存放方式：大/小端系统、对齐方式 辅（外）存 信息以文件(file)的形式存放，按块为单位进行存取。 虚拟存储技术 */42 其他改善存储器带宽的方法 并行存储器 双端口存储器 哈佛体系结构（ARM9系列） DSP 程序 数据 I/O接口 外设 程序地址 数据读地址 数据写地址 程序读总线 数据读总线 程序/数据写 数据 程序 * * / 50 * * / 50 现代高速总线 高速并行总线 高速总线串行化 多级总线结构 北桥 南桥 前端总线Front Side Bus 输入输出管理方式 * * / 50 上半部分是计算机组成范畴，下图是计算机体系结构范畴 计算机体系结构的演进：并行处理技术 指令级并行技术ISP 流水线、超标量、超长指令字 系统级并行技术SLP 多处理器（多机/多核）、多磁盘 线程级并行技术TLP 同时多线程SMT 电路级并行技术CLP 组相联cache、先行进位加法器 并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括时间重叠（time interleaving）、资源重复（resource replicaiton）和资源共享（resource sharing）。 流水线技术 可通过分割逻辑，插入缓冲寄存器（流水线Reg）来构建 * 指令时空图 顺序执行 4级流水线执行 流水线满载 * 操作 周期 1 2 3 4 5 6 ADD SUB MOV AND ORR EOR CMP RSB Fetch Decode。 Fetch Execute Decode Fetch Execute Decode Fetch Execute Decode Fetch Fetch Execute Decode Execute Decode Fetch Execute Decode Fetch 最佳流水线 该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数 (CPI) = 1 更细的流水线 取指（FI） 指令译码（DI） 计算操作数地址（CO） 取操