实验二算术逻辑运算实验报告.docVIP

计算机组成原理实验报告 专 业：计算机+自动化 姓 名： 桑超强（201126100416） 陆黎明（201126100412） 实验二 算术逻辑运算实验 一、实验目的： · 了解运算器的组成结构 · 掌握运算器的工作原理 · 掌握简单运算器的数据传输通路 ·验证运算功能发生器74LS181的组合功能 二、实验设备 TDN－CM++教学实验系统一套 实验原理 运算器芯片（74LS181）的逻辑功能 74LS181 是一种数据宽度为4个二进制的多功能运算器芯片，封装在24引脚的封装壳中，封装型式如图2.1所示。 图2.1 74LS181封装图 主要引脚有： A0-A3：第一组操作数据输入端。 B0-B3：第二组操作数据输入端。 F0-F3：操作结果数据输出端。 S0-S3：操作功能控制端。 ：低端进位接收端。 ：高端进位输出端。 M：算术/逻辑功能控制端。 芯片的逻辑功能见表2.1。从表中可看到当控制端S0-S3为1001、M为0、为1时，操作结果数据输出端F0-F3上的数据等于第一组操作数据输入端A0-A3上的数据加第二组操作数据输入端B0-B3上的数据。当S0-S3、M、上的控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算术逻辑运算。在加法运算操作时，、进位信号低电平有效；减法运算操作时，、借位信号高电平有效；而逻辑运算操作时，、进位信号无意义。 表2.1 功能选择 输入、输出关系 S3 S2 S1 S0 M=H 逻辑运算 M=L 算术运算 = L 0 0 0 0 F= F=A F=A加1 0 0 0 1 F= F=A+B F=Ａ＋Ｂ加１ 0 0 1 0 F=*B F=A+ F=A+加1 0 0 1 1 F=0 F=0-1 F=0 0 1 0 0 F= F=A加A* F=A加A*加1 0 1 0 1 F= F=Ａ＋Ｂ加Ａ*Ｂ F=Ａ＋Ｂ加Ａ*Ｂ加1 0 1 1 0 F=AB F=A减B减1 F=A减B 0 1 1 1 F=A* F=（A*）减1 F=A* 1 0 0 0 F=+B F=A+（A*B） F=A加（A*B）加1 1 0 0 1 F= F=A加B F=A加B加1 1 0 1 0 F=B F=（A+）加（A*B） F=（A+）加（A*B）加1 1 0 1 1 F＝Ａ*B F=A*B加1 F=A*B 1 1 0 0 F=1 F=A加A F=A加A加1 1 1 0 1 F=A+ F=（A+B）加A F=（A+B）加A加1 1 1 1 0 F=A+B F=（A+）加A F=（A+）加A加1 1 1 1 1 F=A F=Ａ减１ F=A 图2.1数据逻辑运算部件原理图 运算器实验逻辑电路 试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS373分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS245作为操作结果数据输出缓冲器，逻辑结构如图2.2所示。图中算术逻辑操作时仅为Cy判别进位只是电路；判零Zi和零标志电路指示电路。 第一操作数据由B-DA1（BUS TO DATA1）负脉冲控制信号送入名DA1的第一操作数据寄存器，第二操作数据由B-DA2（BUS TO DATA2）负脉冲控制信号送入名为DA2的第二操作数据寄存器。74LS181的运算结果数据由（ALU TO BUS ）低电平控制信号送总线。S0-S3、M芯片模式控制信号同时与两片74LS181的S0-S3、M端相连，保证二者以同一工作模式工作。实验电路的地端进位接收Ci与低4位的74LS181的相连，用于接收外部进位信号。低4位74LS181的与高4位74LS181的上相连，实现高、低4位之间进位信号的传递。高4位74LS181的送进位Cy判别和进位指示电路。 实验内容 1、连线 图2.2 实验连线图 · 按照上图进行实验连线； 数据送入过程 把开关、、B-DA1、B-DA2、拨上，确保为高电平，使这些信号出于无效状态。 在输入数据的开关上拨号输入数据代码，如，即16进制数11H 把 输入控制信号开关拨下成低电平。这时总线上显示的状态与输入数据一致。 把第一组数据输入控制信号B-DA1的开关拨动一次，即实现“0-1-0”，产生一个负脉冲，作用是把数据11H送第一数据寄存器DA1中。 数据输出过程 为了检验数据送入的正确性，现把DA1中的内容送到总线上。 把输入数据的开关上的输入数据代码拨成00H，与刚才送第一数据寄存器DA1的数据区分开。 把输入控制信号开关拨上成高电平无效，这时总线上的状态应该与输入数据无关，显示为FFH。 把74LS181功能控制端