- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
优秀毕业论文,完美PDF格式,可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考!!!
2010 年第二十三届全国空间探测学术交流会论文 航天应用中FPGA 输出指令的可靠性措施研究 石俊峰 薛长斌 王连国 (中科院空间科学与应用研究中心北京 100190 ) 摘 要:航天应用中随着 FPGA 的广泛使用,很多指令的输出控制指令也由 FPGA 完成。输 出控制指令的可靠性对于星上设备的安全性非常重要,但是很多初次使用FPGA 控制指令输出的 设计者对于设计的可靠性认识不够,容易在上电过程中出现一些误指令操作,所以本文对航天 常用的几种 FPGA 上电 IO 输出特性进行了分析,结合作者工作中的的一些相关可靠性设计方法 进行了研究与总结,希望对其他航天设计师有所帮助,也希望能借本文作为一个桥梁与设计师 们走到一块,共同对类似问题进行更深入的探讨。 关键词:FPGA 输出控制指令 可靠性措施 1. 前言 笔者在航天应用过的 FPGA 主要有如下三种:XILINX SRAM 工艺的 FPGA,ACTEL FLASH 工艺的 FPGA ,ACTEL 反熔丝工艺的 FPGA 。由于星上设备 的轻小型化设计,目前星上很多设备的控制指令(如加断电)都是由 FPGA 控制, 指令的误动作对星上设备可能造成很大危害,这样对输出控制指令的可靠性提出了 很高的要求。FPGA 指令输出的可靠性措施主要分为上电阶段的误指令抑制措施和 工作过程中的误指令抑制措施,工作中的指令控制是策略性的,与 FPGA 器件的特 性没有必然关系,容易达到共识,但是上电阶段的误指令抑制措施和 FPGA 的上电 特性有关,本文重点根据上电阶段各个 FPGA 的不同特性提出指令输出的上电保护 措施。 2. FPGA 上电特性分析 本文针对作者使用的具体型号FPGA 的上电特性进行分析,包括三种:XILINX 公 司的 VIRTEX-II 系列,ACTELL 公司的APA 系列和SX-A 系列.FPGA。 XILINX 公司的 VIRTEX-II 系列 FPGA 工作时候需要三个电压 VCCINT (内核 电压),VCCAUX (辅助逻辑电压), 和VCCO (外部IO 电压)。这三个电压如果LDO 的电压输出上升速度满足大于200us 和小于 50ms 的条件且VCCINT 的上升速率不 小于 10ms,那么三个电压的上电先后顺序没有严格要求,上电过程中 IO 的输出会 保持三态。 ACTEL 公司的APA 系列FPGA 工作时候需要 2 个电压,VDD (内核电压)和 VDDP (外核电压),如果上电过程中VDD 先于VDDP ,那么IO 输出电压在VDDP 达到有效值前是一个中间电平。如果VDDP 先于VDD 上电,那么IO 输出电压将是 0 或者1 的不定态,一直到VDD 有效后才能正常输出。 ACTEL 公司的 SX-A 系列FPGA 工作时候需要 2 个电压,VCCA (内核电压) 和VCCI (外核电压),图 1 是 SX-A 系列FPGA 的上电电路,由于输入缓冲器到输 1 2010 年第二十三届全国空间探测学术交流会论文 出缓冲器存在设计的传导延迟,如果 VCCA( 内核电压)上电晚于 VCCI (IO 电压), 那么在上电期间输出状态为不定态,如果 VCCA( 内核电压)上电先于或者等于 VCCI (IO 电压),那么上电器件输出状态为三态。如果使用的是辐照加固级的RT54SX-S 系列FPGA,上电电路图图2 所示,那么由于设计了50ns 的一个延时控制,只要内部 电路输入到输出的延迟时间小于50ns,那么上电过程中无论VCCI 和VCCA 的先后 顺序,输出将都保持三态。 图1 SX-A FPGA 上电电路 图2 RT54SX-S FPGA 上电电路 3. FPG
文档评论(0)