嵌入式设计人员必须掌握的存储技术.pdfVIP

微控制器的存储架构可能很简单(图 1)。但是，随着应用开始朝便携化、虚拟化和个性化方 向发展，它们现在变得相当复杂。多核(multicore)、许多核(many core)和集群架构，它们 同样在一个设备中融合了各种存储技术存储技术。高端微处理器将多个缓存级别与超多的互连和缓存 存储技术存储技术 一致方案整合在一起。 不久以前，高速缓存缺失还只能调用扩展到附近硬盘驱动器的事件链。而现在，这种效应已 经扩展到固态磁盘(SDD)驱动器和硬盘驱动器，或者可能通过 iSCSI 将页面提供给虚拟存储 系统从而延伸到云或局域网(LAN)。并且，与应用程序相关的所有操作都以透明方式处理。 尽管如此，设计人员、开发人员、管理人员和用户还需要考虑系统要使用的存储器类型和数 量及其配置方式。由于选择方案多种多样，他们现在所面临的挑战比过去更大。 DRAM 发展动态 DRAM 的容量越来越大，速度越来越高，价格也越来越便宜。DDR3 双列直插内存模块(DIMM) 目前的最高容量已经达到16GB，运行速率为 533 至 8 MHz，支持 1066 至 16 Mtransfers/s。标准 DDR3 的工作电压为 1.5V，但是必威体育精装版的低功耗 DDR3L 的工作电压为 1.35 V，可以显著降低功耗和减少发热。 DIMM 和小外形 DIMM(SODIMM)是台式电脑、服务器和笔记本电脑的标准配置，而嵌入式 存储要求同样永无止境。BGA 器件(比如 Micron 的 DDR3 芯片)因其外形尺寸而受到移动、 工业和耐用型应用的青睐(图2)。DDR3 内存与处理器的堆叠式封装匹配，在苹果 iPad 等高 端移动设备中非常普遍。 BGA 封装可以为耐用型应用提供内存，但是对耐用型存储器的需求仍然没有降温。SFF-SIG 的 RS-DIMM 平台填补了这一空白(图3)。该模块的尺寸为67.5mm×38mm×7.36mm(长×宽 ×高)，支持 9 芯片和 18 芯片设计。用于 DDR3 的 Samtec 连接器的引脚分布，类似于标准 DIMM 的引脚分布。该标准还规定了可选的SATA 接口。 除了台式电脑、笔记本电脑和服务器领域的其他内存替代市场外，DDR3 已经占领了几乎所 有市场。不过，它确实还没能取代嵌入式设计中的 DDR2，在嵌入式设计中，兼容性和低速 率较为普遍。芯片和系统设计人员所面临的挑战是，DDR3 的低功耗、高容量和成本优势非 常明显。此外，仍有大量的微控制器没有 DDR3 的速度或存储要求，而片上存储器又不足 以满足要求。 GDDR5 显存基于 DDR3。由于其设计规则与 DDR3 相似，因此有助于降低成本和简化系统 设计。与上一代相比，GDDR5 的数据线路数有所增加。它现在主要用于高性能图形和超级 计算机环境。 到目前为止，各种 DDR 实现方案采用的都是单端信令技术。截至目前，设计必须遵从信令 限制，但是随着实现的速度越来越高，这种局面有可能发生变化。高速串行接口，比如 PCI Express、USB 3. 、SATA 和串行连接 SCSI(SAS)，采用的都是差分信令技术。DDR 可能 也会经历这个阶段。 Rambus 公司的太比特倡仪(Terabit Initiative)是该公司针对用于新一代内存的差分信令系统 所提出的倡仪。该公司正在展示为应对这种转变而推出的20Gbps 串并转换器(SERDES)。 FlexMode 设计定义了可处理 DDR3、GDDR5 及其新差分支持的接口，采用同一组引脚， 由于差分对需要两倍的线路，因此引脚的用途并不相同。 这种技术用控制/寻址(C/A)引脚换来了额外的差分数据引脚。C/A 信号也是差分信号，这就 进一步减少了实际的 C/A 信号量。该设计得以实现的原因在于C/A 线路数据速率的提高。 串行端口内存技术(SPMT)联盟正在采用另一种差分技术。其解决方案针对移动设备，采用 低压差分信令(LVDS)系统，这种系