中科院微电子所一种抗单粒子全加固D触发器的设计.pdfVIP

第29卷　第3期 固体电子学研究与进展 V o l. 29,N o. 3 　 　　　　　　　　 　　　　　　　　 2009 年9 月 R E SEA R CH PRO GR E SS O F SSE Sep. , 2009 硅微电子学 一种抗单粒子全加固 触发器的设计 D 张英武 　袁国顺 ( 中国科学院微电子研究所, 北京, 100029) 收稿,收改稿 摘要: 采用当前成熟的两种抗单粒子翻转锁存器构成了主从D 触发器, 在D 触发器加固设计中引入了时钟加 固技术, 对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。 关键词: 单粒子效应; 设计加固; D 触发器; 时钟加固 中图分类号: TN 43; TN 783　　文献标识码:A 　　文章编号:(2009) 0340304 - The D esign of a SEE Harden ed D F l ip F lop ZHAN G Y in gw u 　YU AN Guo shun (I ns titu te of M icroelec tron ics of Ch inese A cad emy of S c iences, B e ij ing , 100029, CH N ) A bstract: A h arden ed m a sterslaver D F F com p o sed o f tw o cla ssica l h arden ed latch e s, w ith th e add it ion o f th e h arden ed clo ck an d ou tp u t s is de sign ed in th is p ap er. T h e sim u lat ion show s . th at ou r de sign is sup er io r to th e o th er s : ; ; - ; Key words sin gle even t ef f ect rad ia t ion harden ed design D f l ip f lop clock harden ed : 2550; 1265 EEACC B 元, 在系统中扮演着重要角色, 电路中的任何错误, 引　　言 不管是产生于组合逻辑中还是存储电路中, 都将通 过寄存器体现。当前在数字集成电路中寄存器一般 集成电路工作在空间环境时, 受高能粒子和带 由主从D 触发器构成, 由