Cache组织的功耗特性的研究.pdfVIP

王敢文等：Cache组织的功耗特性研究 ——————————————————————————————————————————一 Cache组织的功耗特性研究① 王永文@ 张民选 (国防科学技术女学计算扎学院 长沙410073 摘要Cach。是现代高性能微处理器中消耗能量最多的部件之一．研究Cache组织的功 耗特性有助于确定最佳的cache配置方案。本文介绍了wattch模拟器中cache的功耗模 型，定量性地研究了大量cache组织的功耗特性．并提出了一种典型的低功耗cache组织 方案． 关键词低功耗，cache组织，功耗模型 它们毕竟都要求在传统的cache上引入某种机制， 0 引言 增加了设计复杂度和实现成本。我们发现cache的 组织方式对功耗有较大的影响。所谓cache的组织 伴随着集成电路工艺水平和微处理器性能的不 就是指cache的大小、块大小、相联度、端口数目、子 断提高，功耗问题越来越突出。一方面，移动计算迅 阵列划分方式等。不同组织方式的cache的功耗特 速发展．为r延长电池的使用时间，必须要降低微处 性相差较大。[6]虽然涉及到传统的cache策略，但 理器的使用功耗，，另一方面，微处理器的散热不但 是不够深入．所得的结论也不是很有说服力。 影响了封装技术和成本．而且降低了处理器工作可 本文针对多种cache组织方式的功耗特性进行 靠性。因此低功耗已成为微处理器设计的又一个重 r深入研究。第1节分析了典型的cache结构和功耗 要目标， 模型，并介绍了采用的实验环境；第2节对实验结果 Cache是微处理器中消耗能量最多的部件之一。数据进行分析；最后给出了结论和进一步的研究工= 作。 在Alpha21264高性能微处理器中，cache的功耗占全 部功耗的15％，。；，而ARM920T嵌入式微处理器 cache的功耗比重则高达44％旧J。因此，要降低微处1 Cache功耗模型 理器的功耗，必须要降低cache的功耗。 当前降低cache功耗的主要思路是尽量减少不 CMOS电路的功率可估算为_l… 必要的(-|ache访岫J。文献[3]和[4]在CPU和1级指，】=C*Vdd2+，*a 令cache之间设汁r～个过滤cache，用来缓存CPU其中c是等效电容负载，Vdd是电源电压，，是 所需的指令流。过滤cache很小，它的命中避免了信号的翻转频率，a是信号翻转的活跃度。V和， CPU访nⅡ指令cache，从而节省能量，但是当过滤可以由电路的工作条件确定，因此估算功率的关键 cacJ，e不命中时将会增加访问延迟。[5]将过滤足计算电容。下面首先介绍典型的cache结构，通 cache机制‘j编译器代码调度结合在一起，简化了硬 过对cache的划分来计算电容。 Victim 件设计，[6]研究r cache、非时间局部性缓1．1典型Cache结构 冲区、前瞻缓冲区、失效缓冲区等策略，发现对1级 Cache实际上是由标记存储器和数据存储器组 cache使用缓冲区可以提高性能并降低功耗。多路成的，[9]把存储器抽象为阵列结构，包括地址译码 组相联(．ache同时访问多路数据，但是最多只有一器、位线、字线和读出放大器四个部分。译码器首先 块命中 i7]提}乜路预测技术，只访问预测的那一对地址进行译码，驱动数据阵列中的一条字线和标 路，而不艟访问一组中所有的路，从而降低能量消 记阵列中的一条字线来选择适当的行。选择的行