时序逻辑电路答题部分答案.docVIP

时序逻辑电路答题部分答案： 四、分析计算题： 1、解：的逻辑函数式为： Z的输出序列码为：001111 状态转换表如下： 2、解： 答题要点（1）电路驱动方程为： 电路状态方程为： 状态图如下： 该电路是一个5进制计数器；能自启动。 3、解： 答题要点（1）电路驱动方程为： （2）电路状态方程为： 状态图如下： 可作扭环形计数器(模六)，可以自启动。 4、解： 驱动方程： ； ； 输出方程： 状态方程：； ； 状态转换图： 逻辑功能：是能够自启动的模5计数器。 5、 解： （1）写出各输出表达式 （2）画出波形 6、 解： （1）这是一个同步时序逻辑电路的分析问题。先写驱动方程 再写状态方程 （2）画状态转换图 可见：这是一个可以自启动的模五计数器电路。 7、 解: 从图可知,X是控制端,CP是时钟脉冲输入端,该时序电路属于计数器.对其功能分析如下： 时钟方程CP1=CP2=CP,是同步工作方式. 驱动方程 代入特性方程中得 状态方程 画状态转换图 X=0时， X=1时 由状态转换图可知,当X=0时,是同步三进制加法计数器; 当X=1时,是同步三进制减法计数器.无效状态Q2Q1=11在上述情况下只需一个CP就进入有效状态,因而能自启动.总之,该时序逻辑电路是同步三进制可逆计数器,并且能自启动。 答题要点：这是利用芯片的异步置数端接成的任意进制计数器。 列状态转换图： Q3Q2Q1 Q0 0110不稳定，所以是模6计数器。 10、解：由题目所给的电路可知：由12即1100作译码状态，可写出反馈函数， （1）确定计数状态 其中，12这个状态不稳定，所以这是利用异步清零功能连成的12进制计数器。 11、 解: 由74LS192功能表可知，计数器是异步复位（高电平有效）和置数（低电平有效）的，它有两个时钟输入，一个执行加法计数，另一个执行减法计数，有效时钟都是负边沿，分别有负脉冲输出表示进位或借位。所以图示电路实现预置数1000的减法计数，计数状态进入0000时产生借位信号（=0）并异步置数（Q3Q2Q1Q0=1000），“0000”为一过渡状态。列出状态转换表 状态表如表所示，是一个八进制计数器。 12、 解题要点：根据题目要求确定用两片161级联成16×16的计数器，再用反馈归零法设计。 （1）计数状态（16进制） （2）画电路图。 13、 解：构成模10加法计数器。此题答案不唯一，仅供参考。 因为计数器模N=10,所以异步预置状态M=15—N=5，故预置数据DCBA=0101， 且加法进位输出端与置数端连接。其它输入端接上相应的信号。 电路连接图如图所示 14（1）、 解一：异步清零法——解题要点：（1）确定计数状态 由12即1100作译码状态，可写出反馈函数，如图。 解二．同步置数法——解题要点：（1）确定计数状态 由[11]10即1011产生置数信号,其反馈函数，所置的数0000。如图。 14（2） 、此题答案不唯一。 解：①．确定计数状态，画状态图 ②．当74LS161从0000开始顺序计数到1010时，与非门输出“0”，清零信号到来，异步清零。 画出电路。 15、解：（1）74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经分析，需要两片74LS163级联，计数范围是0～84， 反馈状态从高位到低位依次为（0101 0100）2=（54）16 ，据此画出计数器的逻辑图如图 16、解： 此题答案不唯一（1）答案要点：先作出计数器的状态转换图，略。 （2）答案要点：确定D0,D1,D2,D3的输入信号，和端应如何处理，最后画出电路图。 17、 解: 由192功能表可知，192即有加法计数，也有减法计数功能。并且有异步清零端和异步预置数端。 异步清零法——解题要点：（1）确定计数状态 由6即0110作译码状态，可写出反馈函数Rd=Q2Q1，画出逻辑图。如图。 “1” “1” “1” CP CP 74LS161 CO Q3 Q2 Q1 Q0 CR LD CTP CTT D3 D2 D1 D0 10 9 1 3 2 4 5 6 7 8 0100 0110 0101 0010 0111 0011 1010 1000 1001 0001 0000 CP CO 1 1 r C D L A B C D T P 74LS161 CP 0 Q 1 Q 2 Q 3 Q 1