2015年荐《可编程逻辑器件》练习题及答案.docVIP

《可编程逻辑器件》练习题及答案 [8.1] 试分析图P8.1中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。 图P8.1 [解] 图P8.1所示的接线图，有16个输入端，8个输出端。得到逻辑关系式为： [8.2] 用PAL16L8产生如下一组组合逻辑函数，画出与-或逻辑阵列编程后的电路图。PAL16L8的电路图见图P8.1。 画出与-或逻辑阵列编程后的电路图。PAL16L8的电路图见图P8.1。 [解] 见图A8.2。 图A 8.2 先将Y2、Y4化为与-或-非形式，得到： 按照上式对与-或阵列编程，就得到图A8.2。 [8.3] 试分析图P8.3给出的用PLA16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。工作时，11脚接低电平。 图P8. 3 [解] 驱动方程为： 状态方程为： 输出方程： 状态转换图如图A 8.3 所示： [8.4] 用PAL16R4设计一个4位二进制可控计数器。要求在控制信号M1M0=11时作加法计数；在M1M0=10时为预置数状态（时钟信号到达时将输入数据D3D2D1D0并行置入4个触发器中）；M1M0=01时为保持状态（时钟信号到达时所有的触发器保持状态不变）；M1M0=00时为复位状态（时钟信号到达时所有的触发器同时被置1）。此外，还应给出进位输出信号。PAL16R4的电路图见图P8.3。 [解] 因PAL16R4输出端是反相缓冲器，由题意可得，PAL器件中触发器的状态转换顺序如表P8.4所示。根据表P8.4画出4个触发器次态的卡诺图，如图A8.4（a）所示。 表P8.4 PAL器件中触发器的状态转换表 Q3Q2Q1Q0 C（进位） Q3Q2Q1Q0 C（进位） 1111 1110 1101 1100 1011 1010 1001 1000 1 1 1 1 1 1 1 1 0111 0110 0101 0100 0011 0010 0001 0000 1 1 1 1 1 1 1 0 图A8.4（a） 输出状态的卡诺图 考虑到计数、预置数、保持、复位的四种工作状态，应将状态方程补充为： D触发器的特性方程为，故可得驱动方程 输出方程为： 设计的电路图如图A8.4（b）所示： 图A8.4（b） [8.5] 试说明在下列应用场合下选用哪种类型的PLD最为合适。 1．小批量定型产品中的中规模逻辑电路。 2．产品研制过程中需要不断修改的中、小规模逻辑电路。 3．少量的定型产品中需要的规模较大的逻辑电路。 4．需要经常改变其逻辑功能的规模较大的逻辑电路。 5．要求能以遥控方式改变其逻辑功能的逻辑电路。 [解] 1．用PAL比较合适。 2．用GAL比较合适。 3．可用EPLD或FPGA。 4．用ISP-PLD比较合适。 5．用ISP-PLD比较合适。 图8.4 图8.1.1 图8.1 图8.3.1 图8.3