ASIC设计技术及其发展.pdfVIP

ASIC 设计技术及其发展研究 姚亚峰 陈建文 黄载禄 （华中科技大学电子与信息工程系，武汉430074 ） 摘要：对 ASIC 设计的工作流程和相关工具软件进行了简要介绍，并概括了 ASIC 设计的 发展过程和较新趋势，以促进大家对芯片设计领域的认识和了解。 1、引言 （1）ASIC 设计的分类 ASIC 设计主要有全定制（full custom ）设计方法和半定制（semi- custom ）设计方法。半定制设计又 可分为门阵列设计、标准单元设计、可编程逻辑设计等等。全定制方法是完全由设计师根据工艺，以尽可 能高的速度和尽可能小的面积以及完全满意的封装、独立地进行芯片设计。这种方法虽然灵活性高，而且 可以达到最优的设计性能，但是需要花费大量的时间与人力来进行人工的布局布线，而且一旦需要修改内 部设计，将不得不影响到其它部分的布局。所以，它的设计成本相对较高，适合于大批量的 ASIC 芯片设 计，如存储芯片的设计等等。相比之下，半定制方法是一种基于库元件的约束性设计。约束的主要目的是 简化设计、缩短设计周期，并提高芯片的成品率。它更多地利用了 EDA 系统来完成布局布线等工作，可 以大大地减少设计工程师的工作量，因此它比较适合于小规模设计生产和实验。 与传统的电路设计方法相比，ASIC 设计具有如下优点：①用 ASIC 来设计和改造电子产品可以大幅度 地减小印刷电路板的面积和接插件，降低装配和调试费用，从而降低产品的综合成本。②提高产品的可靠 性。采用 ASIC 后，可以大幅度减少焊点和接插件数目，系统的可靠性可以大幅度提高。③提高产品的保 密程度和竞争能力，维护设计者 IP 权力。④降低电子产品的功耗。由于 ASIC 内部电路尺寸很小，互连线 短、分布电容小，驱动电路的功耗可以大大降低；另外由于芯片内部受外界干扰很小，可以使用比较低的 工作电压以降低功耗。⑤提高电子产品的工作速度。ASIC 芯片内部很短的互连线能大大缩短延迟时间， 且芯片内部不易受外界干扰，对提高系统运行速度非常有利。⑥大大减小电子产品的体积重量。 （2 ）ASIC 设计与 FPGA 我们知道，FPGA 开发流程大致为：选定器件，安装软件，设计输入，代码调试（包括管脚定义、时 序定义、时序分析），设计仿真（功能仿真、时序仿真）和下载调试。而ASIC 是为某个客户定制的芯片， 与 FPGA 相比，有非通用的后端设计费、制掩模费、测试费等，故前期成本较高。在 ASIC 设计过程中， 往往要用到 FPGA 进行原型验证。FPGA 验证是进行 ASIC 设计的重要环节，其后，还需要引入 ASIC 版 本源码，插入 IO PAD，DFT ，功耗估计和进行其它后端流程。完成FPGA 验证可以说就完成了 ASIC 整套 流程的 50~80% 。 在过去的二十年间，ASIC 与 FPGA 一直是电子设计的主流技术。在相当长的一段时间内，二者不同 的技术特征造就了它们应用于不同的市场：ASIC 被用于大批量的专用产品，以尽可能摊薄设计与制造成 本，实现良好的性价比；FPGA 虽单价较高，但由于其可编程的灵活性受小批量应用的青睐，很多时候还 被用于 ASIC 设计中的原型验证。然而在最近的几年中，原有的平衡逐渐被打破。随着半导体制造技术的 进步，硅器件的单位面积制造成本迅速降低，FPGA 厂商不断采用新工艺使得 FPGA 的价格不断下降；相 反随着设计复杂性的增加，ASIC 的非重复性工程（NRE ）费用、最少订购数量以及开发工具套件的费用 都在上涨，加之面市时间的压力，对产品设计的快捷性和灵活性提出更高的要求，因此 FPGA 表现出强于 ASIC 的发展势头，这特别反映在新开工设计项目对设计方法的选择上。但是原有FPGA 架构相对于 ASIC 的固有弱点，如功耗高、速度慢、资源冗余，价格偏贵等，使FPGA 在面对复杂功能设计的要求时还是会 感到吃力，因此人们开始考虑通过技术上的融合在 ASIC 与 FPGA 之间寻找一条“ 中间道路”，它们在某些 方面有慢慢靠拢的趋势。 根据 Zeidman Consulting 公司的比较结论，在经济萧条时期，由于价格是市场的主要驱动力，产品的 批量小，小型企业倾向于利用 FPGA ，大型企业倾向于使用ASIC ，或者将FPGA 转换为 ASIC 。在经济起 飞时期，价格因素的作用减少，所