数字电子技术478880.pptVIP

三、用加法器设计组合电路 基本原理： 若生成函数可变换成输入变量与输入变量相加 若生成函数可变换成输入变量与常量相加 例：将BCD的8421码转换为余3码 三、 竞争-冒险的消除方法： 例 采用一个4选1数据选择器，实现逻辑函数 令A1=A， A0=B，W=F，并使数据输入端D0=D3=0 , D1=D2=1, 则可实现题目要求。 解: 二、用数据选择器设计组合逻辑电路 试用4选1数据选择器实现例3.2.2的交通信号灯监视电路。 已知 则 因为： 例 74HC153 1 2 [例] 用8选1数据选择器产生三变量逻辑函数 解： 8选1数据选择器逻辑函数式为： 74HC153 C A B Z 0 1 1、半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和；C---进位。 真值表 4.3.4 加法器 一. 一位加法器 逻辑图 逻辑符号 A B C S ? CO =1 A B S CO 2、全加器： A---加数；B---被加数；CI---低位的进位；S---本位和；CO---进位。 真值表 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 半加和： 所以： ?1 A B CI S CO 逻辑图 逻辑符号 ? CO ? CO A B CI S CO ? CO CI 二. 多位加法器 1. 串行进位加法器(行波进位加法器) 简单, 运算速度慢. 四位串行进位加法器的逻辑图 2、四位超前进位全加器（74LS283） 一定可以由 及 唯一的确定. 优点：只需三级门电路的传输时间。 缺点：电路复杂。 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A B C D 输 出 输 入 4.3.2 译码器 一. 二进制译码器 译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 A2 A1 A0 Y0 3线-8线译码器 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 1. 二极管译码器 1 1 1 与门 · · · · · · · · · · · · · 1 0 0 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 0 1 0 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 1 1 0 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 0 0 1 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 1 0 1 · · · · · · · · 1 0 1 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 0 1 1 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · 1 1 1 · · · · · · · · · · · · · ·