高场下FN隧穿区应力感应漏电流研究.pdfVIP

高场下FN隧穿区的应力感应漏电流研究 卫建林毛凌锋许铭真谭长华段小蓉 北京大学微电子研究所，100871 一、引言 在超薄氧化层中，应力感应漏电流(sILc——s仃ess—InducedLeakageCurrent)两MOS 器件的可靠性的影响是非常重要的。SILC是由于应力电压或应力电流对MOS器件老化 引起的栅电流增加，它可以降低EEPROM、NWIvl等存储器件的数据保持时间，增加 MOSFET的关态功耗等，而且这种漏电流还随氧化层厚度的减小而增加，对MOS器件 尺寸按比例缩小起重要的限制作用。目前，对低的测量电压下的这种漏电流已经有了大 量报道¨】。本文主要对较高测量电压下S1LC进行研究。 二、实验 5／15，栅面积为2．25x104cm2 实验样品为氧化层厚度To。=5nm的pMOSFET，WFL=I 衬底掺杂浓度为4．8x10。7cm～。实验条件为周期性的恒压应力，应力电压VGslⅧs=-6．6V 在周期性的_立力中断时进行准静态Ig-V。扫描测量，实验是在室温下完成的a 三、结果及其讨论 SILC的电流密度Jmc定义为： J§＆c=Jm§∞一JF№m t、) 其中：』册E讲为应力前的栅电流密度，L，册㈣为应力后的栅电流密度a 1 SILC电流与测 一般认为，SILC是由于陷阱的辅助隧穿引起：已有很多文献报道‘”1 量电场存在以下关系： JslK 。。。pf一％] ＼／-盯／ 但是．上面的关系不能很好地解释我们的实验数据，图一给出了不同应力时间下 一 ，_∞与测量电压的关系。从图中可以看出In(．／mr)与测量电压的关系为线性关系。即 Jmf与呈￡己是电场E’。存在以下关系： 492 Jmf,Tzexp(cEox) (3) 其宇：c为一常数。、图=给出了，眦c～E。和J皿f～_1的关系．从该图中也可以看 L毗 出t Jmc与E。有很好的线性关系，所以(3)式比(2)式能更好地解释我们的实验结果。 图三为J矗c与总电流密度的比值跟应力时间和测量电压的关系。对于同样的测量 电压t该比值髓应力时闻增加而省加，并呈报挟达到蔑和，而且该比值也箍测量电压的 增加而减小，这表明随测量aa／K,i∞应力对间的增加．，“￡c的增加速率相对总的电流的 增加速率较慢。这种情况可能与陷阱的产生和复合之间的动态平衡关系有关。从图中还 可以看出，随应力时间的增加，JsⅢc在总的栅电流中所占的比例将会很大而不可忽略。 这一点与很多文献【㈨廿＆道的结果不相符。 四、结论 从上面的结果和讨论中，我们可以得到以下结论： (1)SILC不仅在低场直接隧穿区域发生，在高场FN隧穿区域也会存在，而且不可 忽略，在高场区，SILC醢测量电压的增加而指数增加， (2)Jszc与总电流密度的比值依赖于测量电压和应力时间。 参考文献 I．POlivo，t and inUltra-Thin N．NguyenB．Ricco，“High-Field·InducedDegradation Siq Films”，1EEETrans．ED，、bl-35．No 12，p2259．1988 2．DJ．DiMariaand fofstress．inducedcurrentsinthins