EDA技术与应用 教学配套课件 陈海宴 第3章 Quartus II 开发软件应用.pdfVIP

EDA技术与应用 教学配套课件 陈海宴 第3章 Quartus II 开发软件应用.pdf

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第三章 Quartus II 开发软件应用 • Quartus II 设计软件是Altera 提供的完整的多平台设计环 境,它可以轻易满足特定设计的需要,为可编程芯片系统 (SOPC )提供全面的设计环境。本章将对Quartus II 软件 进行全面的介绍。 • 3.1 QuartusII软件设计流程 • 利用QuartusII进行EDA设计开发的流程如图 3.1.1所示:包括以下步骤: • 1、设计输入 • 2、编译 • 3、仿真 • 4 、编程和验证 • 3.2 Quartus II软件安装 • 3.2.1 安装与启动 • 1、Quartus II 软件的安装步骤如下: • (1)运行安装程序,双击Install.exe,进入 安装界面。 (2) 单击“Next”按钮,进入“License Agreement”界面 (3) 单击“Next”按钮,进入“Customer information”界面 (4) 单击“Next”按钮,进入“Choose Destination Location ”界面 (5) 单击“Next”按钮,弹出“Setup Type”对话框。 (6) 选择完全安装,单击“Next”按钮,弹出如图3.1.6所示的对 话框,确认安装信息 (7) 单击“Next”按钮,进入安装进度显示对话框 (8) 安装进度完成后,弹出如图3.1.8所示的成功安装Quartus II 软件信息对话框 • 9) 单击“Finish”按钮,退出Quartus II软件的 安装程序,完成软件的安装。 • 2、QuartusII软件的启动及其许可文件的获 取: (4) QuartusII软件正常启动后的界面及分区功能 3.3创建工程文件 3.3.1 建立工程 建立工程步骤如下: (1)在File 菜单下选中New Project Wizard,弹出新建工程向 导对话框 (2 )点击Next,进入第一步,选择工程路径名、顶层模块 名。 (3 )点击Next,进入添加设计文件界面 (4 )点击Next,在选择目标器件界面选择合适的FPGA芯片 型号 (5 )点击Next,在此选择EDA综合、仿真、时序分析工具 (6 )最后一步,确认工程信息,完成工程创建。 建立工程后可以使用“Assignment”菜单下的“Settings”对话框 修改工程设置 Convert MAX+PLUSII Project 命令会自动导入MAX+PLUSII分配 和约束条件、建立新的工程文件,并打开新的QuartusII工 程。如图3.3.8所示: 3.3.2 建立设计文件 建立设计文件方法 • 1、使用Quartus II Block Editor • 2、使用Quartus II Text Editor • 3、使用Quartus II Symbol Editor  • 4 、使用Verilog HDL、VHDL 与AHDL • 5、使用Altera 宏功能模块 • 3.3.3 原理图输入方法 在软件界面选择菜单“File”——“New”,弹出 新建设计文件类型对话框,并在“Design  Files”项下选择“Block Diagram/Schematic” 在如图3.3.10的原理图输入界面中输入设计的原理图。 元器件添加完毕并连接,完成原理图设计并保存,如图 3.3.12为半加器原理图: • 3.3.4 文本输入设计方法 在软件界面选择菜单“File”——“New”,弹出 新建设计文件类型对话框,并在“Design  Files”项下选择“Verilog HDL File”。 如建立了Verilog HDL文件,则可进入编程界面进行Verilog语 言编程 在图3.3.14 编程界面下进行相关程序编写,完成后保存。如 图3.3.15中为全加器的Verilog HDL编写 • 3.3.5 编译 • 选择“Processing”菜单下“Start Compilation” 选项进行全编译。 • 3.4约束输入 • 3.4.1 器件选择 • 在“Assignment”菜单下选中“Device”选项, 进入“Setting”界面。 器件型号选择完成后,点击“Device  Pin Options…”选项,打 开器件配置对话框。 • 3.4.2 管脚分配及验证 • 选择好器件后,还要为设计

您可能关注的文档

文档评论(0)

开心农场 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档