嵌入式系统原理与开发 教学课件 作者 范延滨 于忠清 郑立爱编著 Ch6 S3C44B0X嵌入式微处理器.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 6.11 S3C44B0X的PWM功能及应用开发 6.13.2 S3C44B0X的PWM的SFR S3C44B0X的PWM有20个SFR，如表6. 50所示。 PWM的特殊功能寄存器描述见教材 表6. 50：PWM的20个SFR列表 寄存器 地址 R/W 描述 初始值 TCFG0 0x01D50000 R/W PWM定时器配置寄存器0 0TCFG1 0x01D50004 R/W PWM定时器配置寄存器1 0TCON 0x01D50008 R/W PWM定时器控制寄存器 06.14S3C44B0X的IIS功能及应用开发 6.14 S3C44B0X的IIS功能及应用开发 IIS（Inter-IC Sound Bus）内部声音集成电路总线又称I2S，是菲利浦的串行数字音频总线协议。 很多音频芯片和MCU都提供了对IIS的支持。IIS主要针对数字音频处理技术和设备，例如便携CD机等。 IIS将音频数据与时钟信号分离，避免由时钟带来的抖动问题，因此系统中不再需要消除抖动的器件。 IIS总线由3根线组成 时分复用数据通道线SD(Serial Data)、字段选择线(声道选择) WS(Word Select)和时钟线CLK (Continuous Serial Clock)。WS信号指示左/右通道的数据将被传输； SD信号线按高有效位MSB到低有效位LSB的顺序传送字长的音频数据；MSB总在WS切换后的第一个时钟发送。如果数据长度不匹配，那么接收器和发送器将对其自动截取或填充。 6.14 S3C44B0X的IIS功能及应用开发 6.14 S3C44B0X的IIS功能及应用开发 IIS组成图。 6.14 S3C44B0X的IIS功能及应用开发 6.14.1 S3C44B0X的IIS的描述 S3C44BOX支持IIS总线数据格式和MSB-ustified数据格式。 IIS总线接口为FIFO操作提供DMA传输模式代替中断模式，它可以同时传送或接收数据。 S3C44B0X的IIS接口能用来连接一个外部8/16位立体声声音CODEC（多媒体数字信号编解码器）。例如，Philips音频编码/解码芯片UDA1341等。 6.14 S3C44B0X的IIS功能及应用开发 6.14.1 S3C44B0X的IIS的描述 1. IIS的主要特性 兼容IIS、MSB-ustified格式数据； 每通道8/16位数据； 每通道16fs、32fs、48fs（采样频率）串行位时钟； 256fs、384fs主设备采样时钟频率； 可编程的分频器提供给主设备时钟和编解码时钟； 供给发送和接收用的32字节（2x16）的FIFO； 普通传输模式和DMA传输模式； 6.14 S3C44B0X的IIS功能及应用开发 6.14.1 S3C44B0X的IIS的描述 1. IIS的主要特性 组成框图如图6. 19所示。 6.14 S3C44B0X的IIS功能及应用开发 6.14.1 S3C44B0X的IIS的描述 1. IIS的主要特性 图6.19中： SRFC（Bus interface, register bank, and state machine）是总线接口、寄存器组和状态机。 SFTR（16-bit shift register）是16bit移位寄存器。 IPSR_A/B（3-bit dual prescaler）是3bit双预分频器。 CHNC（Channel generator and state machine）是通道发生器和状态机。 SCLKG（Master IISCLK generaor）主IISCLK发生器。 信号说明： IIS接口为了实现全双工模式，使用了两条串行数据线，分别作为输入和输出。 IIS由四条线组成：串行数据输入（IISDI），串行数据输出（IISDO），左/右通道选择（IISLRCK），串行位时钟（IISCLK）。 主设备产生IISLRCK和IISCLK信号的为主设备。 6.14 S3C44B0X的IIS功能及应用开发 6.14.1 S3C44B0X的IIS的描述 2. 传输模式 S3C44B0X的IIS具有普通传输模式、DMA传输模式、发送和接收同时模式