DDFS数字信号发生器.docVIP

DDFS数字信号发生器 设计文档 目 录 DDFS数字信号发生器 1 设计文档 1 目 录 1 前 言 1 第 一 章 Quick Start 2 1 .1 DDFS数字信号发生器功能简介 2 1 .2 操作指南 2 第 二 章 DDFS算法设计 3 2 .1 DDFS基本原理 3 相位累加器 3 相位－幅值转换 3 数模转换 4 基于FPGA的DDFS结构设计。 4 结论 5 第 三 章 控制和显示界面的设计实现 6 3 .1 功能描述 6 显示界面设计 6 3 .2 实现方案 6 波形采样 6 屏幕输出 7 3 .3 模块接口 7 第 四 章 键盘控制模块的设计实现 8 4 .1 键盘功能 8 4 .2 设计思路 8 键盘工作原理 8 程序设计 8 4 .3 模块接口 8 第 五 章 系统综合结果 9 前 言 任务分配情况： 调研和选题：A、B 方案设计：A、B、C、D 系统实现 信号发生模块：A 波形采样和显示模块：C、D 键盘输入和控制模块：B 系统联调 C、A、B、D 设计文档 第一章：C 第二章：A 第三章：C 第四章：B 第五章：C 整理：B Quick Start DDFS数字信号发生器功能简介 DDFS（直接数字频率合成）最早由美国学者J.Tierncy, C. M. Rader和B. Gold提出以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成方法。随着集成电路技术和器件水平的提高，直接数字频率合成（DDFS）得到了飞速的发展。它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术。DDFS的最低合成频率接近于零频。转换时间最快可达10ns量级，这都是传统频率合成所不能比拟的。本设计实现的主要功能有： 键盘控制，VGA回显下的七位DDFS信号产生； 键盘控制下的DDFS数字信号的采样和VGA显示。 操作指南 接线（电源，VGA接口，下载线），开机， 将vgacore.bit下载到芯片上，如果下载成功，实验箱上编号为P139的绿色LED灯会点亮； 按reset键（实验箱上的P121键），系统进入初始状态，此时如果屏幕上没有内容显示，请检查实验箱上的P14，P15两个开关，如果P14，P15均为0，则只需改变它们中的任意一个就可以在屏幕上看到图案； 通过键盘输入发生波形的频率，范围为16~999kHz（否则系统不能正常工作），其间输入错误可以使用Backspace键进行修正； 按回车键系统进入波形发生状态； 现在您可以通过按回车键或者按实验箱上的P120键来激发一次采样绘图，每次按键，屏幕显示的波形会和先前有所不同； 如果此时按下Esc键或者reset键都回使系统回到初始状态，重复步骤3~5，就可以产生并观察新的波形。 DDFS算法设计 DDFS基本原理 技术是一种可把一系列数字量形式信号通过转换成模拟量形式信号的合成技术。目前使用最广泛的一种方式是利用高速存储器作查寻表，然后通过高速产生已用数字形式存入的正弦波。图是的基本原理图。 相位累加器 相位累加器由位加法器与位累加寄存器级联构成。时钟脉冲每触发一次，加法器便将频率控制数据与累加寄存器输出的累加相位数据相加，然后把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。 这样，相位累加器在参考时钟的作用下将进行线性相位累加，相位累加器累加满量时，就会产生一次溢出，以完成一个周期性的动作，这个周期就是合成信号的一个频率周期，累加器的溢出频率就是输出的信号频率。 相位－幅值转换 用相位累加器输出的数据作为取样地址来对正弦波波形存储器进行相位－幅值转换，即可在给定的时间上确定输出的波形幅值。 数模转换 通过可将数字量形式的波形幅值转换成所要求的合成频率模拟量形式信号，低通滤波器用于衰减和滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 对于计数容量为的相位累加器和具有个相位取样的正弦波波形存储器，若频率控制字为Ｋ，则系统输出信号的频率为：ｆｏ＝ｆｃ×Ｋ／２Ｎ，而频率分辨率则为：Δｆ＝ｆｏｍｉｎ＝ｆｃ／２Ｎ。基于的结构设计 图1.2 信号源结构框图 图是利用原理设计的一个信号源发生器的结构框图。图中，用来控制输出波形的频率、相位和波形的选择。波形数据的存放有两种形式，一种是将固定波形数据存放在里，主要有正弦波，三角波，锯齿波包括半正弦波，半三角波，半锯齿波数据。而对于特殊的波形，则通过上位机下载到里，然后从里读取数据。 该系统在工作时，首先由上位机把控制命令和数据参数通过接口用总线传给。如果是固定波形，就从中读取数据，否则就从ＲＡＭ中读取数