集成电路计算机辅助设计——组合电路设计描述的优化问题-国防科大.pdfVIP

组合电路设计描述的优化 How to get an optimal Coding for the combinational circuits ? 陈海燕 计算机学院 微电子所 1 如何评价RTL级代码 • 具有可综合的、一致的编码风格； • 功能正确； • 满足设计的非功能性约束，实现代价最低 • 同等实现代价，性能最优 2 组合逻辑电路描述的目标 • 逻辑功能正确 综合前的功能 综合后的功能 • 满足非功能性约束 – 性能要求 – 功耗要求 – 成本要求 – …… 3 非功能约束要点 • 影响性能的因素 • 提高性能的途径 – 组合逻辑通路的延迟时 – 降低关键路径上组合逻辑通 间 路的逻辑级数成为组合通路 设计优化的关键因素 – …… – 逻辑复制等等 • 降低功耗的可能途径 – 减少组合逻辑电路实现所需 的单元及连线数目成为组合 • 影响功耗的因素 逻辑电路设计优化的重要因 – 芯片面积…… 素 – 逻辑共享…… 4 组合逻辑的非功能性设计目标 • 性能 关键路径上的组合电路往往决定系统时钟频率 • 功耗 • 面积 往往与提高性能是矛盾的 5 组合逻辑描述的优化技巧 • 流水线时序优化技术 • 模块复用与资源共享 • 逻辑复制 • 香农扩展运算 设计时不仅要正确实现功能，还要根据不同的非 功能设计目标，进行折中，选择不同的优化技 巧与方法 6 什么是流水线时序优化 • 概念：把规模较大，层次较多的组合逻辑分为几 个级，在每一级插入寄存器组并暂存中间数据， 上一级的输出是下一级的输入。即用寄存器合理 分割该组合逻辑路径。 • 各级之中最长的时间延迟决定系统的时钟频率。 • 作用：改善电路性能，即缩