高速数据采集系统电源设计的研究.pdfVIP

2009年9月 西安邮电学院学报 s印．2009 OFXI’ANUNIVERSITYOFPOSISAND 第14卷第5期 JOURNAL T同。E00MM【『NICATl0NSV01．14No．5 -_l__●_l●●●_●●●I I——…mm nnn l●_ 高速数据采集系统的电源设计研究 王超1，黄显高2 (1．长安大学信息学院，陕西西安710064；2．南京航空航天大学信息科学与技术学院，江苏南京210016) 摘要：以基于FPGA 的需求和功耗，对低电压电源系统的三种不同实现方式进行了分析和研究，给出了系统解决方案。本文提出的高 速数据采集系统的电源设计方案，比较好的解决了该系统的供电问题，并在实际应用中验证了该方案的有效性和 稳定性。 关键词：数据采集；FPGA；电源设计 中图分类号：TN702 文献标识码：A 文章编号：1007—3264(2009)05—0055一04 参数加载以及对A／D数据进行同步和均衡等工作。 引言 随着通信系统和电子对抗的发展，要求系统的 工作频带更宽、信号处理器件速度更快、数据采样速 率更高，而所有这些都对信号处理前端的A／D采样 电路提出了更高的要求，希望A／D速度快而采样精 度又可以满足系统处理的要求。为了满足实际应用 需要，一些新的器件不断出现，如可编程门阵列 (麟)VirtexII—PRO，使得原有的FPGA的功 能不断扩展，数字系统的设计更加灵活。为了满足 FPGA以及A／D芯片所具有的更快的处理速度和 更高的采样速率以及其它功能的需要，必须要有一 图1数据采集系统原理框图 个与之相适应的动态范围宽、输出功率大、高效率和 Virtex lI—PI的系列是在VirtexII系列FP— 高稳定性的供电系统。 GA的基础上，嵌入了高速I／o接口和IBMPower— PC处理器，能够实现超宽带的系统级芯片设计。 高速采集系统电源要求 (V∞INT)，3．3V 高速数据采集系统原理框图如图1所示，输入 的中频信号经A／D采样电路采样后，送入FPGA 心电压Vccn,rr的上升时间t，必须在特定的范围内。 中，或通过高速对外接口输出，或循环存储于高速缓 对于Virtex 存中，再从低速接口输出。其中，FPGA主要完成对 外接口管理、高速缓存的控制和管理、时钟控制电路 足此条件。关于供电顺序，根据Xilinx的技术文档， 收稿日期：2009—06—13 作者简介：王超(1980-)，女，河北石家庄人，长安大学信息工程学院计算机专业实验室工程师； 黄显高(1955一)，男，四川自贡人，南京航空航天大学信息科学与技术学院教授。 万方数据 ·56· 西安邮电 学院学报 2009年9月 Virtex II—PRO系列的FPGA对供电顺序并没有 以提供正、负输出。输出射随器工作在正电源范围 特殊要求，但根据设计者的使用经验表明，核心电压 内，其电流始终存在，这样有利于提高开关速度。输 应该先于I／0口电压供电。FPGA电源设计很重要 出极的标准输出负载是接50Q电阻至V∞一2V的 的一条就是电源功率估计，这是设计