大规模集成电路 第4章 数字集成电路设计基础2.pptVIP

4.2 CMOS反相器 4.2.1 反相器电路 4、CMOS反相器 P管衬底接UDD, N管衬底接地， 栅极与各自的源极相连， 消除了背栅效应， 而且P管与N管轮流导通截止， 输出不是0就是UDD， “无比电路” 4.2.2 CMOS反相器功耗 1. 静态功耗PS 当Ui=0 时， U1截止， U2导通， Uo=UDD(“1”状态)。 当Ui=UDD(“1”)时， U1导通， U2截止， Uo=0(“0”状态)。 因此， 无论Ui是“0”或“1”， 总有一个管子是截止的， ID=0 故静态功耗 PS=ID×UDD=0 2. 动态功耗(瞬态功耗)PD 1) 对负载电容CL充放电的动态功耗PD1——交流开关功耗 如图所示， 设输入信号Ui为理想方波。 当Ui由“0”→“1”时， 输出电压Uo由“1”→“0”, U1导通， U2截止， IDN使CL放电(反充电)， Uo下降。 当Ui由“1”→“0”时，输出电压Uo由“0”→“1”， U1截止， U2导通， IDP给CL充电， Uo上升。 因此， 在输入信号变化的一段时间内， 管子存在电流和电压， 故有功率损耗。 2. 动态功耗(瞬态功耗)PD 2. 动态功耗(瞬态功耗)PD 3) Ui为非理想阶跃波形时引入的动态功耗PD2——直流开关功耗 3) Ui为非理想阶跃波形时引入的动态功耗PD2——直流开关功耗 VDD+VTP≤VIN≤VDD时： N管线性 P管截止 VOUT=0 如图e — f 段。 CMOS反相器有以下优点： (1) 传输特性理想，过渡区比较陡 (2) 逻辑摆幅大：Voh=VDD, Vol=0 (3) 一般VTH位于电源VDD的中点，即VTH=VDD/2，因此噪声容限很大。 (4) 只要在状态转换为b－e段时两管才同时导通，才有电流通过，因此功耗很小。 (5) CMOS反相器是无比（Ratio-Less）电路，利用P、N管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vo足够低而确定P、N管的尺寸。 4.2.4 CMOS反相器的噪声容限 所谓噪声容限， 是指电路在噪声干扰下， 逻辑关系发生偏离(误动作)的最大允许值。 若输入信号中混入了干扰， 当此干扰大过反相器输入电压阈值时， 则使原本应该是高电平的输出信号翻转为低电平， 或使原本应该是低电平的输出信号翻转为高电平。 若P管阈值电压UTHP与N管阈值电压UTHN相等， 则得 βN=βP 如果沟道长度设计成一样的， 则P管的沟道宽度要比N管大， 即 噪声容限的另一种定义是以两个单位增益点为界， 此时， 低电平噪声容限和高电平噪声容限的规定将更为严格， 且有 , βNβP的 4.2.5 CMOS反相器的门延迟、 级联以及互连线产生的延迟 1. CMOS反相器的延迟分析模型 用于CMOS反相器延迟分析的RC模型如图所示， 将管子导通时的电流电压关系等效为一个电阻， 其中RP表示P管导通时的等效电阻， RN表示N管导通时的等效电阻； RL为连线电阻， CL为负载电容。 如果反相器级联， 那么CL代表下一级反相器的输入栅电容。 2. RP、 RN的估算 在Ui从0到UDD变化的过程中， N管的工作状态由截止区→饱和区(恒流区)→线性区变化。 其中线性区的电压为 ， 饱和区的电压为Usat=UDD， 线性区电阻Rlin和饱和区电阻分别为 式中， 饱和区电流Isat和线性区电流Ilin分别为 RN和RP的比值 因为电阻与电流成反比， 在电源电压和阈值电压相同的条件下， 电流与导电因子βN(或βP)成正比， 故 3. CMOS反相器上升时间tr、 下降时间tf、 延迟时间td的计算 1) tr、 tf、 td的定义 tr： 输出电压Uo从0.1UDD上升到0.9UDD所需的时间(UDD为Uo的振幅)。 tf: 输出电压Uo从0.9UDD下降到0.1UDD所需的时间。 td: Uo从0上升到0.5UDD所需的时间。 暂令RL=0, 则CL充放电电路如图所示。 2) tr、 tf的计算 CL充电期Uo(t)表达式为 3) 非门延迟时间td的计算 非门延迟时间分上升延迟时间tdr和下降延迟时间td