异步通信课设计.docVIP

1串行异步通信设计简介 1.1 QuartusⅡ功能简介 QuartusⅡ是Altera公司提供的FPGA/CPLD开发集成环境。QuartusⅡ界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在QuartusⅡ上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。QuartusⅡ开发系统的特点： 一Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。 二QuartusⅡ与结构无关的系统核心Complier支持Altera公司所有可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。 三四74系列的全部器件和多种特殊的逻辑功能（Macro-Function）（Mage-Function）五六QuartusⅡ软件硬件描述语言（HDL）HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。 七QuartusⅡ软件Opencore特征具有开放核的特点，允许设计人员添加自己认为有价值的宏函数。 Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。 Verilog HDL简介 Verilog HDL是一种硬件描述语言，可用于算法级、门级开关级的多种抽象层次的数字系统建模。由于Verilog HDL既是机器可读的语言也是人类可读的语言，因此它支持硬件设计的开发、验证、综合和测试；硬件数据之间的通信；硬件的设计、维护和修改。现在，Verilog HDL已经成为数字系统设计的首选语言，并成为综合、验证和布局布线技术的基础。 Verilog硬件描述语言（Verilog HDL）使各种设计工具（包括验证仿真、时序分析、测试分析以及综合）能够在多个抽象层次上以标准文本格式描述数字系统，简单、直观并富有效率。由于其丰富的功能，Verilog HDL已经成为数字系统设计的首选语言。 Verilog包含了丰富的内建原语，包括逻辑门、用户定义的原语、开关以及线逻辑。它还具有器件管脚间的时延和时序检查功能。从本质上讲，Verilog所具有的混合抽象层次由两种数据类型所提供，这两种数据类型是线网（net）和变量（variable）（注1）。对于连续赋值，变量和线网的表达式能够连续地将值驱动到线网，它提供了基本的结构级建模方法。对于过程赋值，变量和网络值的计算结果可以存储于变量当中，它提供了基本的行为级建模方法。一个用Verilog HDL描述的设计包含一组模块，每一个模块都包含一个I/O接口和一个功能描述。模块的功能描述可以是结构级的、行为级的、也可以是结构级和行为级的混合。这些模块组成一个层次化结构并使用线网进行互连。 Verilog语言可以通过使用编程语言接口（Programming Language Interface，PLI）和Verilog程序接口（Verilog Procedural Interface,VPI）进行扩展。PLI/VPI是一些例程的集合，它使得外部函数能够访问包含在Verilog HDL描述内部的信息，推动了与仿真之间的动态交互。PLI/VPI的应用包括将Verilog HDL仿真器与其它仿真和CAD系统、用户定制的调试任务、时延计算以及标注器相连接。  1.3 串口异步通信简介及硬件电路 RS-232-C标准是一种常用的串行数据传输总线标准。早期UART(通用异步收发器/串口/RS-232)被应用于计算机与终端通过电话线和MODEM进行远距离的数据传输，随着计算机和微控制器的发展，近距离也采用该通信方式。目前UART是PC机与电子通信中应用最广泛的一种串行接口，RS-232被定义为一种在低速率串行通信中增加通信距离的单端标准。RS-232-C串行接口总线适用于设备之间的通信距离不大于15m，传输率最大为20kbps，规定的数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特。RS-232-C采用负逻辑，即逻辑“l”：-5V～-15V；逻辑“0”：+5V～+15V。RS-232-C标准中RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。R