一种高速低功耗直接数字频率合成器的设计与实现.docxVIP

第 34 卷第 5 期 微 电 子 学2004 年 10 月 Microelectronics一种高速低功耗直接数字频率合成器的设计与实现郭军朝, 王森章(上海交通大学　微电子所, 上海　200030 )　摘　要: 　根据直接数字频率综合 (DDS ) 的原理, 采用各种优化技术, 设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx 公司的Virtex 器件实现, 取得了较好的整体性能。关键词: 　现场可编程门阵列; 频率合成器; 直接数字频率合成; 流水线结构中图分类号: 　TN 74 文献标识码: 　A　Design and Implementation of a High -Speed Low -Power　Direct Digital Synthesizer(Institute of Microelectronics , Shanghai Jiaotong University , Shanghai　Key words: 　FPGA ; Frequency synthesizer ; Digital direct synthesis ; Pipelined architectureEEACC: 　1250　Virtex 系列 FPGA 是 Xilinx 公司于 1998 年推1　引　言 出的高性能器件。由于布线资源是限制 FPGA 容量的一个主要因素, Virtex 系列的特点是高速度和大直接数字频率合成 (DDS ) 技术是从相位概念出 容量 (5 万门到 100 万门) , 除了工艺进步的因素外,发, 直接合成所需要波形的一种新的频率合成技术。 主要是由内部所含的大量层次化的布线资源所带来它比锁相环结构具有更多的优点: 建立时间快、相位 的。Virtex 系列内部主要由可编程逻辑块 (CLB ) 和可连续性变化、转换时间快、频率精度高、频带宽等。 输入输出块 ( IOB) 构成。 在二者之间的 Versa Ring提供了额外的布线资源, 用以连接内部逻辑和外引MA 数字蜂窝电话、宽带无线局域网、高清晰度电视 脚, 同时, 使得制定引脚的布线也更容易实现。CLB等领域, 得到广泛应用。 和 IOB 的配置信息均存储在内部的静态存储器中,虽然目前市场上各种 DDS 芯片已具有了很高 这是它被称为基于 SRAM 的 FPGA 的原因。的 性 能, 为 电 路 设 计 者 提 供 了 多 种 选 择, 但 专 用 Virtex 系 列 的 CLB 的 基 本 块 是 LC (LogicDDS 芯片在灵活应用上常常与系统要求相去甚远。 Cell ) , 一 个 LC 包 含 了 一 个 4 输 入 的 查 找 表 ( 4—采用 FPGA 器件, 设计符合自 己 要 求 的 DDS 电 路 LUT ) 、进位逻辑和输出存储器。查找表的输出既送是一个 很 好 的 解 决 方 案。 利 用 FPGA 实 现 专 用 电 往LC 的输出, 也送往一个D 触发器的输入。触发器路, 不仅可以实现某些特殊功能, 而且还可以简化接 的输出也是LC 的一个输出, 每两个LC 组成一个切口和控制, 有利于提高系统的整体性能和工作可靠 片, 每两个切片构成一个 CLB。 每个 Virtex 系列的性, 并为进一步实现系统集成创造条件。 查找表单元除了可以产生特定的逻辑功能外, 还可收稿日期:2003 209216; 　定稿日期:2003 211205Vol 134, № 5Oct 12004文章编号:1004 23365 (2004 ) 0520572203GUO Jun 2chao , WANG Sen 2zhang200030, P 1 R 1 China )Based high digital 2synthesizer designed number optimization techniques 1 architecture optimizationare Implemented Virtex the excellent performance随着电子技术的发展, DDS 已在数字通 信, 如 CD2　第 5 期郭军朝等: 一种高速低功耗直接数字频率合成器的设计与实现573　以配置成一个 16 位的异步存储器, 而两个 LUT 更进一步可以配置成 16 ×2 或 32 ×1 的异步存储器,或 者 是 16 × 1 的 双 端 口 异 步 储 存 器。 此 外, 每 个LUT