数字频率信号发生器基于单片机的智能温度测试控制仪的毕业设计.docVIP

摘 要 本文介绍了数字频率信号发生器的设计和它的基本功能。数字频率信号发生器的工作原理就是QUARTUSⅡ软件模拟CPU输出控制，编写FPGA模块，基于时钟频率，产生相应的任意整数频率和小数频率，而产生的N分频直接通过七段译码器显示出来。该设计由奇数分频器、偶数分频器、小数分频器、选择器几个部分组成，通过晶振电路产生时钟脉冲，脉冲直接输入QUARTUSⅡ Abstract This paper introduces the design of digital frequency signal generator and its basic function. Digital frequency signal generator is using the working principle of QUARTUS Ⅱ software to simulate the CPU output control module, based on FPGA, write the clock frequency, any integer frequency and decimal frequency, and N frequency directly through 7 decoder is displayed. This design by odd prescaler, even prescaler, decimal prescaler, selector several parts, through the crystal oscillator circuit the clock pulse, pulse direct input。 Keyword: Digital frequency signal generator ；；QUARTUS一．前言 1 二．方案比较 2 2.1 方案一 2 2.2 方案二 3 2.3 方案论证与选择 3 三．单元模块电路方案设计 4 3.1 由晶振构成的时钟脉冲信号电路 4 3.2 奇数分频器 5 3.3 偶数分频器 6 3.4 小数分频器 7 3.5 选择器单元 8 3.6 七段译码器单元 10 3.7 电源 单元 11 四．器件补充介绍和选择 12 4.1 PLD器件 12 五、实验仿真 16 六．设计总结 18 致谢 19 七． 参考文献 20 八. 附录 21 一．前言 目前在科学研究、工程教育以及生产实践中，低频信号发生器得到极为广泛的应用，如生物医学、机械振动、教学实验、工业过程控制领域。同时数字频率信号发生器也被广泛应用于仪器仪表、通信系统、雷达系统等。 传统信号发生器是由大量的模拟电路单元构成，而且基本都高频范围工作。如果采用这种方法设计在低频工作范围的信号发生器，其需构建更多的模拟电路单元，而且输出频率大多为机械调整，参数也无法保证，其体积也相应加大，同时开发和使用成本也加大。当前虽然数字式系统已经渗透到低频信号发生器的设计当中，其性能方面也得到了保障，但是数字式系统EDA的开发平台价格极为昂贵，而且体积方面问题也没有得到解决。本文介绍的是一款的，其性价高，体积小，易操作，频率稳定度高等特点。 　方案一方框图 2.2 方案二Bottom-up设计 Bottom-up设计，即自底向上的设计。这是一种传统的设计思路。这种设计方式，一般是设计者选择标准集成电路，或者将各种基本单元，如各种门电路以及加法器、计数器等模块做成基本单元库，调用这些元件，逐级向上组合，知道设计出满足自己需求的系统为止。 2.3 方案论证与选择 方案一和方案二都是可以由模拟CPU输出控制，编写FPGA模块，基于时钟频率的 3.1 由晶振构成的时钟脉冲信号电路 外部时钟是使用外部振荡器产生的脉冲信号。 3.2 奇数分频器单元 在实际应用中，我们经常会遇到这样的问题，需要进行奇数次分频，同时又要得到占空比为50%的方波波形。可采用两个计数器，一个由输入时钟上升沿触发，一个由输入时钟下降沿触发，最后将两个计数器的输出相或，即可得到占空比为50%的方波波形。利用Quartus II软件模拟CPU输出控制，编写FPGA模块编写相应程序模块，产生基于时钟模块的任意奇数次频率。 奇数次分频代码： module jsfp(a,reset,clk,cout,cout1,cout2,m,n); input a; wire [6:0] a; output cout,cout1,cout2,m,n; input clk,reset; wire cout; reg[3:0] m,n; reg cout1,cout2; assign cout=cout1|cout2; always @(posed