数字电路第4章.pptVIP

* 第四章 触发器 触发器特点： 触发器分类： 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1、有两个能够自行保持的稳定状态：0状态和1状态。 2、根据不同的输入信号，可以置成1状态或0状态。 按触发方式分：电位触发方式、主从触发方式及边沿触发方式。 按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器。 组合电路： 不含记忆元件 、无反馈 输出与原来状态无关、 触发器： 第四章 触发器 触发器的状态由输出端Q 的状态表示 时序电路： 输出与原来状态有关、具有记忆功能 第一节 RS触发器 第二节 主从触发器 第三节 边沿型触发器 第四节 触发器逻辑功能的转换 第四章 触发器 第一节 RS触发器 电路图与逻辑符号 1、引入 随着输入不同，输出跟随变化。 无记忆功能） 一、基本RS触发器 将 接回门1的另一个输入端，当信号Vi1消失时两个门的输出状态仍可保持。 1 0 1 0 0 1 0 1 RD 0，SD 1： 1，Q 0 RD 1，SD 0， 0，Q 1 置0状态 2、由两个“与非”门构成的基本RS触发器电路图 输入：RD，SD; 输出: Q， 将触发器Q端的状态作为触发器的状态； 称为1态 称为0态 置1状态 1 1 1 0 1 1 0 1 RD 1，SD 1，Q 0：Q 0 1 两个稳定状态： RD 1，SD 1，Q 1：Q 1 0 RD、SD均为1时，输出不变，维持原态。 输入信号作用前Q 1 输入信号作用前Q 0 0 0 1 1 RD 0，SD 1： 1，Q 0 RD 1，SD 0， 0，Q 1 RD 1，SD 1， 、Q（不变） RD 0，SD 0， Q 1，不稳定 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定 （Ф） 1 1 不变 不变 RD、SD同时变为1时，输出不稳定 不稳定状态 Q端：称触发器原端或称1端 端：称触发器非端或称0端 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定 （Ф） 1 1 不变 不变 逻辑符号 若触发器原为1态，欲使之变为0态，必须将RD端的电平由1变为0，SD端的电平由0变为1，这里所加的输入信号称为触发信号，由它们导致的转换过程称为翻转。 RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示） SD：置1或置位端（低电平置１） 二、触发器的特性表及特征方程 约束条件，不 能同时为零 次态卡诺图 特征方程 Qn ： 原状态或现态 Qn+1：新状态或次态 1、 特性表：输入信号与原态、次态列入真值表中，这种含有状态变量的真值表称为特性表。 2、 特征方程：表示电路次态与输入变量和电路现态之间的逻辑关系的状态方程。 RS触发器特性表 RD SD Qn Qn+1 0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 Qn+1 例：基本RS触发器电路中已知输入端的电压波形，画出输出端的电压波形。 解： t1 t2 t3 t4 t5 t6 t7 t8 三、钟控RS触发器（同步RS触发器） 1、电路图与逻辑符号 CP 0：状态不变 增加一个控制端，引入同步信号，使触发器只在同步信号到达时，触发器的状态随输入变化。称这个同步信号为时钟脉冲，用CP（Clock Pulse）表示。凡是受时钟信号控制的触发器统称为时钟触发器。钟控RS触发器是结构最简单的一种。 S 0，R 0：Qn+1 Qn S 1，R 0：Qn+1 1 S 0，R 1：Qn+1 0 S 1，R 1：Qn+1 Ф CP 1： 基本R-S触发器 输入端均为1 CP 0 1 1 CP 1 S 0 R 0 S 1 0 S 0 R 1 1 0 S 1 R 1 0 0 控制输入端R、S通过“非”门作用于 基本R-S触发器 2、真值表 约束条件，不 能同时为1 3、特征方程 CP 1 S 0，R 0：Qn+1 Qn S 1，R 0：Qn+1 1 S 0，R 1：Qn+1 0 S 1，R 1：Qn+1 Ф R S Qn+1 0 0 Qn