数字电子技术基础_第6章.pptVIP

　　2）同步集成十进制计数器74LS160、74LS162 　　74LS160和74LS162是同步集成十进制计数器，计数状态从0000到1001循环变化，因此也称为8421BCD码计数器。它们的逻辑符号、引脚图与74LS161也完全相同，不同的是OC=QDQCQBQAT, 仅当T=1且计数状态为1001时，OC才为高，并产生进位信号。74LS160为异步清0，其功能表与74LS161相同;74LS162为同步清0，其功能表与74LS163相同。 　　3）四位二进制同步加/减计数器74LS169 　　加/减计数器也称可逆计数器，它既能进行递增计数，又能进行递减计数。如果集成计数器中只有一个时钟信号(即计数输入脉冲)输入端，计数器的加、减由控制端(如U/D)的输入电平决定，则这种电路称为单时钟结构；若计数器的加、减分别由两个时钟信号源控制，则这种电路称为双时钟结构。 　　74LS169是单时钟结构的四位二进制加/减集成计数器，其逻辑符号如图6.5.3所示，功能表如表6.5.4所示。 图6.5.3　74LS169的逻辑符号 表6.5.4　74LS169的功能表 　　4)十进制同步加/减计数器74LS168 　　74LS168是单时钟结构的十进制加/减计数器，其逻辑符号、功能表与74LS169相同。它与74LS169的区别是：它是十进制计数器，当加法计数进入1001状态后，进位输出端OC有负脉冲输出，宽度为一个时钟周期。借位输出与74LS169相同。 图6.5.4　74LS169的时序图 　　2）同步级联 　　同步级联时，外加时钟信号同时接到各片的时钟输入端，用前一级的进位（或借位）输出信号作为下一级的工作状态控制信号（计数允许或使能信号）。只有当进位（或借位）信号有效时，时钟输入才能对后级计数器起作用。在同步级联中，计数器的计数允许端（使能端）和进位端（或借位端）的连接有不同的方法，常见的有以下两种： 　　(1)利用T端串行级联，各片的T端与相邻低位片的OC相连，级联电路如图6.5.6(a)所示。从图中可以看出： 图6.5.5　由两片74LS161按异步级联方式构成的八位二进制计数器 图6.5.6　74LS161的两种同步级联方式 　　3．任意模值计数器 　　集成计数器可以加适当反馈电路后构成任意模值计数器。 　　设计数器的最大计数值为N，若要得到一个模值为M（＜N）的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过（N-M）个状态，只在M个状态中循环就可以了。通常MSI计数器都有清0、置数等多个控制端，因此实现模M计数器的基本方法有两种：一种是反馈清0法（或称复位法），另一种是反馈置数法（或称置数法）。 图6.5.7　实现任意模值计数器的示意图 表6.4.10　完全状态表 ⑤ 根据以上方程，画出“111”序列检测器的逻辑图如图6.4.10所示。 图6.4.10　“111”序列检测器的逻辑图 【例6.4.5 】 用JK触发器设计一个五进制同步计数器，要求状态转换关系为 000 001 011 101 110 解：本例属于给定状态时序电路设计问题。  ① 列状态表。 根据题意，该时序电路有三个状态变量，设状态变量为Q2、Q1、Q0，可作出二进制状态表如表6.4.11所示，它是一个非完全描述时序电路的设计。 表6.4.11　例6.4.5状态表一 　　(2)确定激励函数和输出函数。 　　由表6.4.11所示的状态表分别画出Q2、Q1、Q0的次态卡诺图，如图6.4.11(a)、(b)、(c)所示。 图6.4.11　表6.4.11次态卡诺图 由次态卡诺图求出其状态方程和激励函数如下： 　　(3)自启动检查。根据以上状态方程检查多余状态的转移情况，如表6.4.12所示，其完整的状态图如图6.4.12所示。 表6.4.12　多余状态转移表 图6.4.12　例6.4.5的状态图 从图6.4.12中可以看出，该电路一旦进入状态100，就不能进入计数主循环，因而该电路不能实现自启动，需要修改设计。 　　在非完全描述时序电路中，由于存在无效状态，因此在激励函数的获取过程中出现了任意项。在求取激励函数时，如果某任意项被圈入，则该任意项被确认为1，否则被确认为0。由于圈法具有随意性，因此无效状态的转移可能出现死循环而使电路不能自启动。当电路不能自启动时，解决的方法有多种。 第一种方法，将原来的非完全描述时序电路中没有描述的状态的转移情况加以定义，使其成为完全描述时序电路。如将表6.4.11所示状态表中的无效状态的转移方向均定义为000，则可得到一个完全描述时序电路的状态表，如表6.4.13所