我的2DPSK课程设计报告.docVIP

2DPSK信号产生器的设计2DPSK调制器可用模拟法如图（a），也可用键控法如图（b）。 方案一：键控法FPGA具有可编程逻辑器件现场可编程的灵活性，又具有门陈列器件功能强、高集成度和高速度的优点，因此在要求功能越来越强，体积越来越小，功耗越来越低的现代通信系统设计中被越来越广泛的应用。二进制差分相移键控常简称为二相相对调相，记作2DPSK是数字通信系统中常用的调制方式之一，2DPSK信号为模拟信号，而FPGA只能处理数字信号，因此，需对正弦信号采样再经过数／模变换得到所需的2DPSK信号，FPGA产生正弦信号的采样值。2DPSK。它不是利用载波相位的绝对数值传送数字信息，而是用前后码元的相对载波相位值传送数字信息。所谓相对载波相位是指本码元初相与前一码元初相之差。 假设相对载波相位值用相位偏移表示，并规定数字信息序列与之间的关系为 绝对码和相对码是可以互相转换的，其转换关系为 对正弦波每个周期采样100个点，即采样速率为原正弦信号频率的100倍，因此可以将原正弦信号不失真地恢复出来对正弦波每个周期采样100个点对正弦波每个周期采样100个点library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity MY2DPSK2 is port(rst, kongzhi,clk :in std_logic; --FPGA时钟输入 x :in std_logic; --信息码输入 z,aa_out :out std_logic; --相对码输出 coderate1: out std_logic; --同步信号 value1 :out std_logic_vector(7 downto 0)); -- 正弦波抽样值输出 end; architecture behav of MY2DPSK2 is signal xx,yy,aa:std_logic; signal q1,q2:std_logic_vector(6 downto 0); signal w:integer range 0 to 99; signal count100:std_logic_vector(6 downto 0); signal coderate:std_logic; begin process(clk) --100分频进程 信号同步 begin if(clkevent and clk=1) then if kongzhi=1 then if(count100=1100011) then count100=0000000; coderate=not coderate; coderate1=coderate; else count100=count100+1; end if; end if;end if; end process; process(clk) -- 差分编码进程 begin if rst=1 then aa=0; elsif (clkevent and clk=1 ) then aa=1; if w=0 then w=1; xx=xx xor x; -- 现在XX是相对码 z=xx xor x; -- 现在z是相对码 yy=xx xor x; -- 现在YY是相对码 elsif w=99 then w=0; else w=w+1; end if; end if; --Z=YY; aa_out=aa; end process; process(clk) --控制正弦波的不同相位输出 begin if clkevent and clk=1 then q1=q1+1; if (q1=1100011 and yy=0) then --相对码YY为0时输出0°正弦波信号 q1=0000000; elsif (q1=1100011 and yy=1) the