华中科技大学计算机学院数字逻辑实验报告2(共四次).pdf

华中科技大学计算机学院数字逻辑实验报 告2(共四次) 关建字摘要：乘法器，二进制，符号，框图，所示，乘积，被乘数，逻辑电路，被除数， 结果 竭诚为您提供优质文档，本文已整理修正，内容完整 21 共 页，请先行预览，如有帮助感谢下载支持 *****高品质PDF ，可编辑可打印可自行转换***** ） 评语：（包含：预习报告内容、实验过程、实验结果及分析） 教师签名 无符号数的乘法器的设计。 要求使用合适的逻辑电路的设计方法，通过工具软件logisim进行无符号数 的乘法器的设计和验证，记录实验结果，验证设计是否达到要求。 通过无符号数的乘法器的设计、仿真、验证3个训练过程，使同学们掌握数 字逻辑电路的设计、仿真、调试的方法。 Logisim2.7.1软件一套。 四位乘法器Mul4 Í4 实现两个无符号的4 位二进制数的乘法运算，其结构框 图如图3-1 所示。设被乘数为b(3:0) ，乘数为a(3:0)，乘积需要8 位二进制数表 示，乘积为p(7:0) 。 a(3:0) Mul4 Í4 p(7:0) b(3:0) 图3-1 四位乘法器结构框图 四位乘法器运算可以用4 个相同的模块串接而成，其部结构如图3-2 所示。 每个模块均包含一个加法器、一个2 选1 多路选择器和一个移位器shl 。 图3-2 中数据通路上的数据位宽都为8，确保两个4 位二进制数的乘积不会 发生溢出。shl 是左移一位的操作，在这里可以不用逻辑器件来实现，而仅通过 数据连线的改变（两个分线器错位相连接）就可实现。 a a a a (0) (1) (2) (3) P 0 0 0 0 MUX MUX MUX MUX P(7:0) + 1 + 1 + 1 + 1 shl shl shl shl BP=0000b(3:0) 图3-2 四位乘法器部结构 32 Í4 乘法器Mul32 Í4 实现一个无符号的32 位二进制数和一个无符号的4 位二进制数的乘法运算，其结构框图如图3-3 所示。设被乘数为b(31:0) ，乘数为 a(3:0)，乘积也用32 位二进制数表示，乘积为p(31:0) 。这里，要求乘积p 能用 32 位二进制数表示，且不会发生溢出。 a(3:0) Mul32 Í4 p(31:0) b(31:0) 图3-3 32 Í4 乘法器结构框图 在四位乘法器M