IC设计流程简介课件.pptVIP

IC设计流程简介2009.10.201.

主题前端设计后端设计流片封测2.

前端设计设计流程需求分析概要设计详细设计编码设计规则检查功能验证综合，BSD和扫描链插入，形式验证，时序分析时序验证3.

前端设计EDA工具仿真:VCS,Verilog-XL,NC-Verilog,Modelsim综合:DC时序分析:PT形式验证:Formality设计规则检查:Nlint,Leda4.

前端设计设计关键点合理的模块划分，明确的接口定义先文档后编码统一的设计语言良好的编码风格可测性设计:在设计早期充分考虑交叉检查：设计人员检查他人设计阶段性设计讨论及审核设计复用5.

前端设计验证关键点验证规划应与设计同步层次性验证：模块级-子系统级-系统级避免遗留问题到下一阶段，后期解决的成本总是高于前期验证顺序由易到难，由基本到特殊完备的功能点提取验证自动化充分利用脚本语言：Shell,Perl,Tcl,Python等专用验证语言:systemverilog,systemC,Vera等严格把关测试项，以此作为设计是否通过的可量化的依据6.

前端设计常见注意事项区分组合逻辑及时序逻辑，避免LATCH复位模式:同步复位和异步复位不同时钟域数据交换双触发器锁存，握手，FIFO等格林编码，注意首尾编码是否符合要求状态机存在死态内部避免三态7.

主题前端设计后端设计流片封测8.

后端设计设计流程检查输入网表及约束布局规划布局，优化时钟树综合布线，优化电压降，天线效应，串扰的分析和优化DRC,LVS流片9.

后端设计EDA工具布局规划:Jupiter布局布线:Astro,SE,BlastFusion寄生参数提取:StarRC-XT,Calibre物理验证:Hercules,Calibre,Assura串扰分析：PT-SI电路仿真：Hspice,Spectre,Nanosim10.

后端设计设计关键点专人负责维护基本单元，IP及代工厂资料约束条件合理，无遗漏时钟，输入输出，负载等 单元布局，电源、地网络分布合理时序驱动的布局布线结合独立工具进行串扰，天线效应检查，提高分析准确度PT-SI：串扰分析，Hercules:天线效应 静态时序分析和动态时序仿真相结合ESD:IO,不同电源，地之间11.

后端设计验证关键点制定一个完整的检查列表，逐项确认DRC,LVS参数设置:与实际使用工艺一致ESD,LATCHUP,Antenna分析关键网络提取，进行电路仿真关键单元接口提取，进行电路仿真导出GDS应包含所有掩膜层，可增加LOGO，层号等以便检查12.

后端设计常见注意事项电源地分布不合理导致电压降超过限制，影响设计性能，甚至不工作时序约束不正确设计不收敛，遗漏有效路径，增加面积等 布线不合理导致信号干扰IO及各种电源地PAD排列要合理，避免导致局部供电不足有模拟或非标准IO时，需按照其指定规则进行集成13.

主题前端设计后端设计流片封测14.

流片流程（以下以SMICMPW为例说明）申请SMIC账号，与SMIC指定人员建立直接联系通过账号预定MPW：选择工艺，流片时间注：应在截止时间前提交数据资料及相关信息填写SMICMPWCustomerFoundryServiceForm 表格填写CustomerDatabaseReleaseNotice表格填写LayoutDesignDatabaseInformation表格确认无误后提交，在截止日期前仍可以修改通过SMIC提供的FTP账号上传GDS数据文件通常在截止日期一周后，SMIC开始生产在两到三周时间后，SMIC会通知进行JOBVIEW通常六到八周后SMIC会寄出裸片，如果在SMIC进行封测，会直接转到其封测厂，否则寄到客户指定地点裸片封装后即可进行后续测试15.

流片下面内容为一个实际项目相关的表格预定MPWCustomerDatabaseReleaseNotice表格CustomerDatabaseReleaseNotice表格LayoutDesignDatabaseInformation表格提交表格JOBVIEW16.

流片1.预定MPW17.

流片2.SMICMPWCustomerFoundryServiceForm18.

流片3.CustomerDatabaseReleaseNotice表格19.

流片4.LayoutDesignDatabaseInformation表格-120.

流片4.LayoutDesignDatabaseInformation表格-221.

流片4.LayoutDesignDatabaseInformation表格-322.

流片5.提交表格23.