简易频率计设计付.pptVIP

**简易频率计设计付第1页，共19页，星期日，2025年，2月5日三、程序设计思路根据系统时钟采用分频电路，分出计数闸门信号，动态扫描频率信号；在单位闸门时间（1秒）内对被测信号进行计数，计数值即为信号的频率；利用闸门信号的边沿控制锁存和清零。第2页，共19页，星期日，2025年，2月5日根据测量原理，将整个系统分为四个模块：闸门、扫描信号信号模块，8个十进制计数级联模块，锁存器模块，动态扫描译码模块。三、程序设计思路标准时钟闸门扫描模块计数模块锁存器锁存待测信号1SGATECLRDELAYDELAY动态扫描ENCLK图2设计框图显示第3页，共19页，星期日，2025年，2月5日3.1闸门扫描模块（test_time)闸门扫描信号模块的作用是产生测频所需要的各种时钟控制信号，主要有1秒的闸门信号，数码管扫描时钟，被测方波信号（实验条件的原因，被测信号内部产生，实际可以外接）。第4页，共19页，星期日，2025年，2月5日3.1部分代码（test_time)第5页，共19页，星期日，2025年，2月5日第6页，共19页，星期日，2025年，2月5日3.28位十进制计数器模块（fre_measure)8位十进制计数器模块的作用是在1秒的闸门时间内，对被测信号进行计数，同时待计数结果锁存后，对计数器清零。为便于测试，设计带置数功能，置数按键有效时，数码管又高到低依次显第7页，共19页，星期日，2025年，2月5日(部分代码)fre_measure第8页，共19页，星期日，2025年，2月5日第9页，共19页，星期日，2025年，2月5日第10页，共19页，星期日，2025年，2月5日3.38个4位数据锁存器模块（suocun_frq)8个4位数据锁存器模块的作用是对测频的结果进行锁存，避免数码管数据更新闪烁。考虑到触发保存和计数值清零的时序，利用闸门时间信号反相的边沿（上升沿）触发锁存器。第11页，共19页，星期日，2025年，2月5日（代码）suocun_frq第12页，共19页，星期日，2025年，2月5日3.4扫描译码模块（scan_decode)扫描译码模块的作用是对数码管进行动态扫描，并将计数器的计数值进行7段译码，送数码管显示（实验板上是共阴数码管）。第13页，共19页，星期日，2025年，2月5日第14页，共19页，星期日，2025年，2月5日**