有哪些信誉好的足球投注网站- 1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Verilog-HDL数字设计与综合-夏宇闻译(第二版)课后题答案
姓名：__________考号：__________
题号
一
二
三
四
五
总分
评分
一、单选题(共10题)
1.1.以下哪个选项是Verilog中用于定义逻辑门的语句？()
A.assign
B.reg
C.always
D.initial
2.2.在Verilog中，哪个关键字用于定义一个时序逻辑模块？()
A.always
B.initial
C.always_ff
D.always_comb
3.3.以下哪个是Verilog中用于定义输入和输出端口的数据类型？()
A.wire
B.reg
C.integer
D.real
4.4.在Verilog中，以下哪个关键字用于定义一个非阻塞赋值？()
A.=
B.=
C.||
D.
5.5.以下哪个模块在Verilog中用于实现组合逻辑功能？()
A.always_ff
B.always_comb
C.always_seq
D.initial
6.6.在Verilog中，哪个关键字用于定义一个模块的端口？()
A.port
B.module
C.endmodule
D.instance
7.7.以下哪个是Verilog中用于定义一个寄存器的数据类型？()
A.wire
B.reg
C.integer
D.real
8.8.在Verilog中，哪个关键字用于定义一个模块？()
A.always
B.initial
C.module
D.endmodule
9.9.以下哪个是Verilog中用于定义一个初始值的语句？()
A.assign
B.initial
C.always
D.endmodule
10.10.在Verilog中，哪个关键字用于结束一个模块的定义？()
A.endmodule
B.module
C.always
D.initial
二、多选题(共5题)
11.1.以下哪些是Verilog中用于描述数字电路的语句？()
A.assign
B.reg
C.initial
D.always
E.endmodule
12.2.在Verilog中，以下哪些是组合逻辑模块的关键字？()
A.always_comb
B.always_ff
C.initial
D.always_seq
E.always
13.3.以下哪些是Verilog中用于定义端口的数据类型？()
A.wire
B.reg
C.integer
D.real
E.time
14.4.以下哪些是Verilog中用于描述时序逻辑的关键字？()
A.always_comb
B.always_ff
C.initial
D.always_seq
E.always
15.5.以下哪些是Verilog中用于同步设计的元素？()
A.时钟信号
B.复位信号
C.触发器
D.计数器
E.加法器
三、填空题(共5题)
16.在Verilog中，用于表示逻辑门操作的语句是______。
17.在Verilog中，用于定义时序逻辑模块的关键字是______。
18.在Verilog中，用于定义组合逻辑模块的关键字是______。
19.在Verilog中，用于定义模块输入和输出端口的关键字是______。
20.在Verilog中，用于表示逻辑与操作的运算符是______。
四、判断题(共5题)
21.Verilog中的reg数据类型可以用来模拟硬件中的触发器。()
A.正确B.错误
22.Verilog中的initial块只会在仿真开始时执行一次。()
A.正确B.错误
23.在Verilog中，always块总是与一个时钟信号相关。()
A.正确B.错误
24.Verilog中的wire数据类型可以用来存储状态。()
A.正确B.错误
25.在Verilog中，模块的端口必须在模块内部定义。()
A.正确B.错误
五、简单题(共5题)
26.什么是Verilog中的reg数据类型？它有什么用途？
27.什么是Verilog中的initial块？它与always块有什么区别？
28.在Verilog中，如何实现一个
文档评论（0）