触发器与时序逻辑电路.pptVIP

触发器与时序逻辑电

路

第1页，共62页，星期日，2025年，2月5日

第6章模拟集成运算放大电路

Ø7.1双稳态触发器

Ø7.2寄存器

Ø7.3计数器

Ø7.4时序逻辑电路分析

Ø7.5555定时器及其应用

第2页，共62页，星期日，2025年，2月52日

7.1双稳态触发器

通常，触发器有各种各样的分类方法。若按电路结构分，有基本RS触发器、同步RS触发器、

主从触发器和边沿触发器等几种类型。若按触发器的逻辑功能分，有RS触发器、D触发器

、JK触发器、T触发器等几种类型

第3页，共62页，星期日，2025年，2月53日

7.1双稳态触发器

7.1.1RS触发器

1．基本RS触发器电路结构和逻辑功能

基本触发器没有触发控制输入，由激励信号直接控制触发器的状态。逻辑符号上输入端的小圆圈表明

低电平有效。

图7.1.1与非门组成的基本RS触发器

第4页，共62页，星期日，2025年，2月54日

7.1双稳态触发器

（1）R=D0，S=D1

当门端加负脉冲时，，根据与非逻辑关系，“有出，因此，反馈至门，根据“全

G2=0RD01”=1G1Q1

出0”，得Q=0。再反馈到G2门，即使负脉冲消失，=1，根据“有0出1”，仍然有=1，此时，无

RD

论触发器原态为0或1，经触发后翻转或保存0态。

（2）=1，=0

RDSD

当G2门加负脉冲后，=0，无论触发器原态为0或1，均翻转或保持1态。

SD

（3）=1，=1

RDSD

此时，和端均未加负脉冲，触发器保存原态不变，体现了触发器的记忆功能。

第5页，共62页，星期日，2025年，2月55日

7.1双稳态触发器

（），

4RD=0S=D0

当和S端同时加负脉冲时，两个与非门的输出端均为1，与Q和状态相反的逻辑状态相矛盾。但是，

RDD

当负脉冲除去后，触发器的状态完全取决于两个与非门的平均传输延迟时间，这种情况在使用中应该禁止使

用。

表7.1.1由与非门组成的基本RS触发器的逻辑状态表

图7.1.2由与非门组成的基本RS

触发器的波形图

第6页，共62页，星期日，2025年，2月56日

7.1双稳态触发器

【例7.1.1】由与非门组成的基本RS触发器的电路图如图7.1.1(a)所示，和的工作RD波形如S图D

7.1.4所示，试