第六章-并行信号赋值语句-VHDL语言-教学.ppt

第六章-并行信号赋值语句-VHDL语言-教学.ppt

此“教育”领域文档为创作者个人分享资料,不作为权威性指导和指引,仅供参考
  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

6.3并行信号赋值语句

并行信号赋值语句有三种形式:

⑴简单信号赋值语句。

⑵条件信号赋值语句。

⑶选择信号赋值语句。;6.3.1简单信号赋值语句

简单信号赋值语句格式如下:

赋值目标=表达式;例6–1

ARCHITECTUREcurtOFbc1IS

SIGNALs1,e,f,g,h:STD_LOGIC;

BEGIN

output1=aANDb;

output2=c+d;

g=eORf;

h=eXORf;

s1=g;

ENDARCHI

您可能关注的文档

文档评论(0)

知识海洋 + 关注
实名认证
内容提供者

知识海洋

1亿VIP精品文档

相关文档