2025年东莞理工学院网络工程专业《计算机组成原理》科目期末试卷及答案.docxVIP

2025年东莞理工学院网络工程专业《计算机组成原理》科目期末试卷及答案

考试时间：______分钟总分：______分姓名：______

一、

简述计算机系统层次结构，并说明每一层的主要功能及其与相邻层的关系。

二、

什么是原码、反码、补码？分别写出十进制数+7和-7的三种表示形式。简述补码运算的优点。

三、

解释什么是Cache存储器。说明采用Cache的主要目的是什么？并简述Cache与主存之间地址映射的基本方式。

四、

CPU主要由哪几部分组成？简述一条指令从内存取到并执行的主要过程（至少包括取指、译码、执行三个阶段）。

五、

什么是总线？简述总线的主要性能指标有哪些？并说明总线控制方式中的同步传输和异步传输的区别。

六、

什么是中断？简述中断处理过程一般包括哪些步骤？CPU响应中断时，通常需要保存哪些现场信息？

七、

计算题

1.某计算机主存地址线为20根，Cache容量为2^10块，主存与Cache之间采用直接映射方式。若主存单元地址为A=H1234，求此地址在Cache中的块号和主存块内单元号。

2.某指令执行周期包含4个时钟周期，每个时钟周期需4ns。若该指令的CPI（每条指令执行周期数）为3，求执行1000条该指令所需的时间。

八、

分析题

假设某计算机的CPU通过总线访问主存，总线宽度为32位，总线传输周期为200ns。若采用程序查询方式控制I/O设备，每执行一次查询需要2个时钟周期，每个时钟周期为100ns。CPU时钟频率为2GHz。现需要通过程序控制一个I/O设备传输数据，假设每次数据传输需要CPU进行一次查询、一次数据读写（假设读写时间与总线传输时间相同）、一次查询。问：CPU用于控制这个I/O设备进行一次数据传输所花费的时间是多少？如果改用中断方式，CPU只需在数据传输开始时处理一次中断，传输过程无需CPU参与，那么CPU用于控制这个I/O设备进行一次数据传输所花费的时间将减少多少？（假设中断处理时间可以忽略不计）

试卷答案

一、

计算机系统层次结构通常分为：微程序级、机器语言级（硬件级）、操作系统级、汇编语言级、高级语言级、应用软件级。

*微程序级：面向硬件设计者，涉及控制存储器设计和微指令。

*机器语言级（硬件级）：面向CPU，由0、1代码组成，是计算机能直接理解和执行的语言。

*操作系统级：面向系统程序员，提供系统调用接口，管理硬件资源。

*汇编语言级：用助记符代替机器码，更易读，需汇编器转换成机器语言。

*高级语言级：面向程序员，接近自然语言，可移植性强，需编译器或解释器转换。

*应用软件级：面向最终用户，解决特定应用问题。

每一层都为其上层提供服务，并为下层屏蔽复杂性。高级语言通过编译/解释在操作系统支持下运行，操作系统通过系统调用使用硬件，汇编语言转换成机器语言给CPU执行，CPU最终执行微程序控制的机器指令。

二、

*原码：最高位为符号位（0正1负），其余位表示数值绝对值。+7的原码为00000111，-7的原码为10000111。

*反码：正数反码与原码相同；负数反码为原码除符号位外按位取反。+7的反码为00000111，-7的反码为11111000。

*补码：正数补码与原码相同；负数补码为原码加1。+7的补码为00000111，-7的补码为11111001。

补码运算优点：消除了符号位，加减法运算统一，简化了计算机中算术逻辑单元的设计。

三、

Cache存储器是位于CPU和主存之间的一种容量较小、速度较快、成本较高的存储器，用于存放当前常用的一部分主存内容。

采用Cache的主要目的是提高CPU访问主存的效率，缓解CPU速度与主存速度不匹配的矛盾，从而提高计算机系统的整体性能。

地址映射基本方式主要有直接映射、全相联映射和组相联映射。直接映射将主存块只能映射到Cache的一个特定块；全相联映射允许主存块映射到Cache的任意块；组相联映射是前两者的折中，将Cache分为若干组，主存块只能映射到对应组的某个组内块。

四、

CPU主要由运算器（ALU）、控制器（CU）、寄存器组（如程序计数器PC、指令寄存器IR、累加器ACC等）和内部总线组成。

一条指令执行过程大致如下：

1.取指阶段（Fetch）：PC指向下一条要执行的指令在主存中的地址，通过地址总线送出地址，在控制信号配合下，从主存中读取指令代码，存入指令寄存器IR，并自动修改PC指向下一条指令地址。

2.译码阶段（Decode）：控制器对IR中的指令操作码进行译码，产生相应的控制信号，确定指令要执行的操作以及所需的操作数来源和去向。

3.执行阶段（Execute）：根据控制信号，运算器对操作数进行运算（AL