计算机组成原理重点习题解析.docxVIP

计算机组成原理重点习题解析

其中，OP为操作码，M为寻址方式字段，A为形式地址。已知M的编码为：

00：立即寻址

01：直接寻址

10：间接寻址

11：变址寻址（变址寄存器为XR，16位）

(1)该指令系统最多可有多少种不同的操作？

(2)分别说明在各种寻址方式下，指令中A字段的含义以及如何计算有效地址(EA)。

(3)当M=11（变址寻址）时，若XR的内容为2000H，A的内容为0020H，求有效地址EA。

解析：

指令格式决定了指令的功能和操作数的获取方式。理解不同寻址方式下有效地址的计算是执行指令的前提。

解题思路与步骤：

1.操作码位数与指令种类：

OP字段为4位，因此最多可以表示2^4=16种不同的操作。

2.各种寻址方式分析：

*M=00（立即寻址）：

A字段的含义：A是操作数本身，即立即数。

有效地址EA：无（因为操作数直接在指令中，不需要访问存储器取操作数）。操作数=A。

*M=01（直接寻址）：

A字段的含义：A是操作数在主存中的单元地址。

有效地址EA=A。

*M=10（间接寻址）：

A字段的含义：A是主存中某单元的地址，该单元的内容才是操作数的有效地址。

有效地址EA=(A)，其中(A)表示读取主存地址A中的内容。

*M=11（变址寻址）：

A字段的含义：A是一个位移量（通常是有符号数）。

有效地址EA=(XR)+A，其中(XR)表示变址寄存器XR的内容。

3.变址寻址有效地址计算：

M=11时，XR=2000H，A=0020H。

EA=(XR)+A=2000H+0020H=2020H。

知识点回顾与引申：

寻址方式的多样性使得指令系统更加灵活和高效。立即寻址速度快，但操作数固定；直接寻址简单，但地址范围受限；间接寻址扩大了寻址范围，但增加了访存次数；变址寻址特别适合处理数组等连续存储的数据，能有效缩短指令长度并提供灵活的地址计算。在设计或分析指令系统时，需要综合考虑指令功能、寻址能力、硬件实现复杂度和执行效率。

四、中央处理器（CPU）

CPU是计算机的核心，其功能包括指令控制、操作控制、时间控制和数据加工。指令周期、数据通路、控制器设计是重点。

例题5：指令执行周期与数据通路

题目：简述一条加法指令（如ADDR1,R2,R3，其功能为(R2)+(R3)-R1）在CPU中执行的大致过程，并指出在哪些阶段需要访问主存。

解析：

一条指令的执行过程通常分为若干阶段，不同阶段完成不同的功能。理解指令执行流程有助于掌握CPU的工作原理。

解题思路与步骤：

ADDR1,R2,R3是一条寄存器-寄存器型（RR型）加法指令，其操作数和结果都在寄存器中，因此访存次数较少。其执行过程大致如下：

1.取指令周期(IF-InstructionFetch)：

*CPU根据程序计数器(PC)中的内容，从主存中取出该条指令。

*将取出的指令送入指令寄存器(IR)。

*PC的值自动递增，指向下一条指令的地址（对于单字长指令，PC=PC+1）。

*此阶段需要访问主存。

2.指令译码/分析周期(ID-InstructionDecode)：

*指令译码器对IR中的操作码(OP)进行译码，确定是加法操作。

*分析寻址方式，对于RR型指令，操作数地址字段指示的是通用寄存器编号。因此，识别出源操作数寄存器R2和R3，以及目的寄存器R1。

3.取操作数周期(OF-OperandFetch)：

*根据译码结果，从通用寄存器组(GPR)中取出R2和R3的内容，分别送至ALU的两个输入端。

*对于RR型指令，此阶段不需要访问主存，操作数直接来自寄存器。若为其他寻址方式，如直接寻址、间接寻址等，则可能需要访问主存以获取操作数。

4.执行周期(EX-Execute)：

*ALU根据操作码的要求，对两个输入的操作数进行加法运算。

*运算结果暂存于ALU的输出寄存器或累加器中。

5.写回结果周期(WB-WriteBack)：

*将ALU运算得到的结果写入到目的寄存器R1中。

6.（可选）中断检测周期：

*若有中断请求且满足响应条件，则响应中断；否则，继续执行下一条指令。

总结访问主存阶段：

对于ADDR1,R2,R3这类RR型指令，仅在取指令周期(IF)需要访问主存。如果是其他类型的加法指令，例如ADDR1,R2,(R4)（寄存器间接寻址，将R2的内容与R4指向的主存单元内容相加，结果存R1），则在取操作数周期(OF)还需要额外访问一次主存，以读取R4所指向的主存单元内容作为第二