第三章逻辑门电路电子.pptVIP

输入伏安特性(续1)⑴输入短路电流IISVi=0V时由输入端流出的电流。+5VR2R13kT2T1ViIR1IiIIS-1.4mAVi=0～1.4V时,IC1变化很小,Ii的绝对值也只略有减少。×3.6V1.4V设定正方向输入有低,T2截止。第29页，共66页，星期日，2025年，2月5日输入伏安特性(续2)⑵输入漏电流IIH（输入高电平电流）+5VR2R13kT2T1ViIR1Ii-1.4mAIC1假定正方向Vi=3.6V时,由输入端流入的电流。IIH=50μA3.6VIIS1.4VIIHVi≥1.4V时,T2始导通，IC1迅速增大→Ii迅速减小。=3.6V输入全高，T1倒置，Ii流入T1第30页，共66页，星期日，2025年，2月5日即输入端通过电阻R接地时的特性输入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC???????⒉输入负载特性ViRI第31页，共66页，星期日，2025年，2月5日ViVT=1.4V时,相当输入低电平，所以输出为高电平。R较小时R增大时R??Vi??=VT时，输入变高，输出变低电平。此时Vi≡1.4V。1.4VR0+5VR13kT1ABCRiViVi=VT时，T2、T5导通，Vb1＝2.1V,使Vi钳在1.4V。R单位:KΩ第32页，共66页，星期日，2025年，2月5日悬空的输入端（Ri＝∞）相当于接高电平。2.为了防止干扰，可将悬空的输入端接高电平（如Vcc）。说明第33页，共66页，星期日，2025年，2月5日开门电阻RON关门电阻ROFF在保证与非门输出为低时，允许输入电阻R的最小值。在保证与非门输出为高时，允许输入电阻R的最大值。RON＝2KΩROFF＝0.8KΩ当RI≥RON时，相当输入高电平。当RI≤ROFF时，相当输入低电平。第34页，共66页，星期日，2025年，2月5日⒊输出特性⑴输出低电平说明:⑴输出为低,灌电流负载。ILFT4T5RLVCCIL0VOL20mA0.4V⑵T5饱和,Rce5很小,故IL上升时,VOL上升很慢,基本呈线性关系。⑶当VOL＞VSL＝0.4V后，低电平输出逻辑关系被破坏,故IL灌受限制。第35页，共66页，星期日，2025年，2月5日⑵输出高电平+5VFR4R5T3T4T5RLIL说明:⑴输出为高,拉电流负载。⑵IL较小时,T3处在浅饱和区(VCE3较大)，IL↑→IR4↑→VR4↑→VCE3↓→VO基本不变。⑶当IL＞5mA后,T3进入饱和区，VCE3＝VCES3保持不变，VO随IL上升而下降。IL0VO3.6V2.4V20mA5mAIR4⑷当VOL＜VSH＝2.4V后,高电平输出逻辑关系被破坏,故IL拉受限制。第36页，共66页，星期日，2025年，2月5日门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1前级输出为高电平时—拉电流负载。????IiH1IiH3IiH2IOH?⑶扇出系数因IL拉受限制，故负载数量有限。第37页，共66页，星期日，2025年，2月5日+5VR2R13kT2R3T1T5b1c1前级IOLIiL1IiL2IiL3前级输出为低电平时—灌电流负载。????因IL灌受限制，故负载数量有限。第38页，共66页，星期日，2025年，2月5日输出低电平时，流入前级的电流（灌电流）：输出高电平时，前级流出的电流（拉电流）：一般与非门的扇出系数为8。由于IOL、IOH的限制，每个门电路输出端所带门电路的个数有限，一般N灌＞N拉。第39页，共66页，星期日，2025年，2月5日⑴工作速度tuiotuoo50%50%tpd1tpd2平均传输时间⒈主要性能五、主要性能和主要参数改进措施主要取决于存储时间ts，5管门电路tpd＝40ns有源泄放抗饱和电路第40页，共66页，星期日，2025年，2月5日+5VFR4R2R1T2R5R3T3T4T1T5TTL与非门的改进存在问题：TTL门电路工作速度相对较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速