第2章大规模现场可编程逻辑器件.pptVIP

2.3基于EPROM/E2PROM/FlashMemory的现场可编程逻辑器件与SRAMFPGA相比，EPROM/E2PROM/FlashMemoryCPLD的主要特征是：基于宽位的乘积项（ProductTerm）阵列输入结构，基于非挥发的EPROM/E2PROM/FlashMemory开关编程原理，功能复杂的可编程逻辑块，集中布线的布线池等。采用这种结构的PLD芯片有：Altera的MAX7000、MAX3000系列（E2PROM工艺）,Xilinx的XC9500系列（Flash工艺）和Lattice、Cypress的大部分产品（E2PROM工艺）。第30页，共63页，星期日，2025年，2月5日2.3.1EPROM/E2PROM/FlashMemoryCPLD的基本结构和工作原理1.基于宽位输入的乘积项（ProductTerm）的PLD原型结构（以MAX7000为例，其他型号的结构与此都非常相似）这种PLD可分为三块结构：以宏单元（Marocell）阵列组合的逻辑阵列模块（LAB），可编程连线（PIA）和I/O控制块。宏单元是PLD的最基本元胞，由它来实现基本的逻辑功能。第31页，共63页，星期日，2025年，2月5日图2-35基于宽位输入的乘积项的PLD内部结构第32页，共63页，星期日，2025年，2月5日图2-36宏单元结构2.基本元胞——宏单元第33页，共63页，星期日，2025年，2月5日3.扩展乘积项（ExpenderProductTerms）尽管大多逻辑函数能够用每个宏单元中的5个乘积项实现，但某些逻辑函数比较复杂，要实现它们，需要附加乘积项。利用扩展项可保证在实现逻辑综合时，用尽可能少的逻辑资源，得到尽可能快的工作速度。1）共享扩展项每个LAB有16个共享扩展项。共享扩展项就是由每个宏单元提供一个未使用的乘积项，并将它们反相后反馈到逻辑阵列，便于集中使用。每个共享扩展乘积项可被LAB内任何(或全部)宏单元使用和共享，以实现复杂的逻辑函数。采用共享扩展项后会增加一个短的延时。2）并联扩展项并联扩展项是一些宏单元中没有使用的乘积项，并且这些乘积项可分配到邻近的宏单元去实现快速复杂的逻辑函数。并联扩展项允许多达20个乘积项直接馈送到宏单元的或逻辑，其中5个乘积项是由宏单元本身提供的，15个并联扩展项是由LAB中邻近宏单元提供的。第34页，共63页，星期日，2025年，2月5日图2-37简单电路举例4.基于宽位乘积项输入结构PLD的逻辑实现原理下面以一个简单的电路为例,具体说明PLD是如何利用以上结构实现逻辑的。第35页，共63页，星期日，2025年，2月5日图2-38PLD实现组合逻辑f假设组合逻辑的输出(AND3的输出)为f，则f=(A+B)·C·D=A·C·D+B·C·D=f1+f2第36页，共63页，星期日，2025年，2月5日2.3.2典型的EPROM/E2PROM/FlashMemoryCPLD产品?1.XilinxXC9500系列CPLD1）概述?XC9500系列CPLD采用了ISP技术。采用ISP技术之后，器件编程不再需要硬件器件，只需一根下载电缆和器件的编程接口相连下载软件即可实现。可提供10000次以上编程/擦除周期。该系列CPLD的宏单元数从36个到288个；器件封装的引脚数从44个到352个。XC9500系列CPLD共分为5.0V、3.3V和2.5V三种系列。2）XC9500XL系列CPLD的结构原理每一个XC9500XL系列CPLD由多个功能块（FB）和I/O块（IOB）组成，可用开关矩阵FastCONNECTⅡ完全互连。第37页，共63页，星期日，2025年，2月5日图2-42XC9500XL结构框图