场效应器件物理频率.pptVIP

1.5开关特性开关时间开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff。来源：载流子沟道输运时间，（本征延迟）输出端对地电容的充放电时间。（负载延迟）提高开关速度途径（降低开关时间）：减小沟长L（L5um,开关速度由负载延迟决定）减小对地总电容：引线电容、NOMSPMOS的DB间PN结电容等寄生电容。增加跨导，提高充放电电流。（跨导和I都正比于增益因子）**第23页，共51页，星期日，2025年，2月5日1.5开关特性CMOS实现n沟MOSFETp沟MOSFET场氧：用作管间隔离，因存在场区寄生晶体管栅氧（用作MOS电容的介质）通常接电路最低电位通常接电路最高电位**第24页，共51页，星期日，2025年，2月5日1.5开关特性CMOS的工艺类型P阱n阱双阱**第25页，共51页，星期日，2025年，2月5日1.5开关特性版图ASIC设计流程：系统设计→逻辑设计→电路设计→版图设计→制造版图：相互套合的图形，用来制备掩膜版，掩膜版用于芯片光刻、扩散等工艺；不同物理层对应不同掩模版同类型的SD区、栅区、金属区、接触孔对应四层掩模板。一个MOS器件版图至少是四层掩模板图形的套合淀积金属前，芯片表面有绝缘物。若使M和S在源漏区形成欧姆接触，需利用接触孔掩模板在源漏区上方刻蚀掉绝缘物，以使M和S直接接触。**第26页，共51页，星期日，2025年，2月5日1.5开关特性MOSFET版图版图由电路所要求电特性和工艺要求的设计规则共同决定。电特性：ID、gm等参数决定了W/L（设计参数）。工艺要求的设计规则：图形和图形之间的尺寸要求。防止因掩模图形的断裂和碰接而造成电路的开路和短路。**第27页，共51页，星期日，2025年，2月5日1.5开关特性反相器版图**第28页，共51页，星期日，2025年，2月5日1.5开关特性CMOS与非门 与非门:全1得0见0得1**第29页，共51页，星期日，2025年，2月5日1.5开关特性CMOS或非 或非门:全0得1见1得0**第30页，共51页，星期日，2025年，2月5日1.5开关特性CMOS闩锁效应p+源区n阱p型衬底n+源区Ig：大的电源脉冲干扰或受辐照产生。闩锁效应（Latchup）：寄生的可控硅结构在外界因素触发导通，在电源和地之间形成大电流的通路现象。**第31页，共51页，星期日，2025年，2月5日1.5开关特性CMOS闩锁效应SOI（Silicon-On-Insulator，绝缘衬底上的硅）：是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，制作器件。优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应。**第32页，共51页，星期日，2025年，2月5日*XIDIANUNIVERSITY**XIDIANUNIVERSITY1.5开关特性需掌握内容CMOS如何实现低功耗，全电平摆幅CMOS的开关过程及影响因素思考：单管MOSFET作传输门时输出VT的损失？CMOS闩锁效应过程第33页，共51页，星期日，2025年，2月5日1.6补充温度特性MOSFET可通过选择合适的（VGS－VT），ID温度系数可为0。u和温度关系：栅压使半导体表面强反型时，u随温度上升呈下降趋势。在－55°～＋150°温度范围内，u∝T-1；负温度系数VT与温度关系：VT表达式对T求偏