串并行接口技术.pptxVIP

7.1定时、计数技术

一、概述二、可编程计数器/定时器8253/8254三、Intel8253/8254的应用

定时的本质就是计数，当计数信号是周期信号时，计数就可以用于定时。如以秒为单位计数，则计数60次就是1分，计满60分就是1小时，计满24小时就是1天控制系统与计算机中，常常需要有定时信号，以实现定时或延时控制。如定时中断，动态存储器的定时刷新等。此外，还需要有计数功能，以实现对外部事件的计数，当外部事件发生的次数达到规定值后，向计算机发出中断请求，进而实现相应的控制或处理。010201定时与计数一、概述

软件方法：采用软件定时，让计算机执行一个专门的指令序列，由执行指令序列中每条指令所花费的时间构成一个固定的时间间隔，从而达到定时或延时的目的。不可编程的硬件定时：采用电子器件构成定时或延时电路，通过调整电路中定时元件的数值，可实现调整定时或延时的数值和范围。可编程的硬件定时：在微机系统中采用软硬件结合的方法，即采用可编程定时的电路器件实现定时。如：Intel8253/8254，ZilogCTC，MC6840等。8253-5（5MHz）和8254-2（10MHz）的引脚和功能都是兼容的。实现定时和计数的三种方法

二、可编程计数器/定时器8253-PIT1、8253-PIT的主要功能Intel8253-PIT是具有3个16位计数器通道的可编程计数器/定时器芯片，主要功能如下：(1)具有3个独立的16位计数通道；(2)每个计数通道都可按2进制或BCD进制计数；(3)8253-PIT每个计数通道的计数速率最高可达2MHz，8253-5（5MHz），8254-2（10MHz）；(4)每个通道有6种工作方式，可由程序设置改变；(5)全部输入输出都与TTL电平兼容。

图7.1Intel8253结构框图如图7.1所示8253由与CPU接口、内部控制电路以及三个计数器通道组成。2、8253的结构框图

数据总线缓冲器：CPU用输入输出指令对8253进行读写操作时的所有信息都通过该缓冲器传送。读/写逻辑：这是8253内部操作的控制电路，它从系统控制总线上接收输入信号，然后转换成8253内部操作的各种控制信号。控制字寄存器：通过该寄存器CPU可以设置三个计数器通道的工作方式。计数器0，1，2：这是3个独立的计数/定时通道，是16位的可设置计数初值的减法计数器。如图7.2所示，是每个计数通道的结构。内有计数初值寄存器CR，计数执行部件CE和输出锁存器OL及控制字寄存器。其中CE作减法计数。

计数器1计数器2计数器0

3、8253的引脚8253与CPU接口的引脚，除了没有复位信号RESET引脚外，其他与8255相同。如图7.3所示，(a)是引脚图，是8253的功能结构。

CLKCLK为时钟输入引脚，用以输入计数执行部件CE（减法计数器）的计数脉冲信号。OUT它是通道输出信号引脚，从功能上来说也可称为“计数到零/定时时间到”输出引脚。8253的基本功能就是对外部输入到CLK引脚的脉冲进行减法计数。GATE它是门控输入信号引脚，当GATE为低电平时禁止计数器工作，通常GATE为高电平或有上升沿跳变时计数器才能工作。

4、8253的工作方式8253有6种工作方式，每个通道均可以通过编程选择工作方式。计数启动方式：软件启动：GATE端为高电平，置入计数初值后的第2个CLK脉冲的下降沿就开始计数硬件启动：GATE端要求有一个上升沿跳变，对应CLK脉冲的下降沿开始计数工作方式：方式0：计数到零产生中断请求。软件启动。方式1：硬件可重复触发的单稳态触发器。硬件启动。(3)方式2：分频器。软、硬件启动。(4)方式3：方波发生器（用得最多的方式）。软、硬件启动。(5)方式4：软件触发选通。软件启动。(6)方式5：硬件触发选通。硬件启动。

（1)方式0计数到零产生中断请求初值由CR到CE如图7.4所示，CPU写入控制字CW，在WR的上升沿，OUT输出变低或保持低。

在方式0中，当GATA=0时，技术暂停，当GATA变高后就接着计数。如图7.5所示。CPU将计数初值N写入计数初值寄存器CR（图中初值为4），在WR上升沿之后的第一个CLK脉冲的下降沿将CR的内容送入计数执行部件CE。计数器减到0时，OUT由低跳到高电平，此输出信号可作为中断请求。当GATE=1时，在CR内容送入CE后的每一个CLK脉冲下降沿使CE减1计数，在计数过程中OUT一直保持低直到计数为零。在计数过程中也可改变计数初值。在写入新的计数初值后，计数器将立即按新的计数值重新开始计数，即改变计数初值是立即有效的，参见图7.6

（2)方式1硬件可重复触发的单稳态触发器若设置初值为N，