第2章数字集成电路.pptVIP

第1页，共26页，星期日，2025年，2月5日2.1引言

2.2集成电路的主要生产工艺晶片准备制版光刻工艺氧化工艺淀积腐蚀扩散P型衬底SiO2N+N+GSD金属第2页，共26页，星期日，2025年，2月5日2.3CMOS反相器及其版图2.3.1MOS晶体管及其版图LW多晶硅SiO2源(N+)漏(N+)NMOS晶体管栅(G)源(S)漏(D)栅氧化层P型NMOS管的物理模型P型衬底N+N+空穴电子沟道第3页，共26页，星期日，2025年，2月5日NMOS管特性漏极电流第4页，共26页，星期日，2025年，2月5日NMOS管特性当不考虑沟道长度调制系数λ的影响时:截止状态VGSVTN线性区VGSVTNVGSVDS+VTN饱和区VTNVGSVDS+VTN第5页，共26页，星期日，2025年，2月5日对于PMOS管VGSVTPVGSVDS+VTPVGS+VTPVGSVTP第6页，共26页，星期日，2025年，2月5日NMOS管在线性区的沟道电阻数字电路的应用中第7页，共26页，星期日，2025年，2月5日NMOS管作电阻RDSPMOS管第8页，共26页，星期日，2025年，2月5日2.3.2CMOS反相器的结构及其版图RP=RNVOUTCMOS反相器VDDVINM1M2VDDVOUTRP(M2)VINVINRN(M1)CMOS反相器的等效模型第9页，共26页，星期日，2025年，2月5日CMOS反相器的制作工艺物理结果截面(侧视)场氧化(FOX)掩膜板(顶视)N阱N阱掩膜板薄氧掩膜板薄氧层P型衬底N阱P型衬底N阱薄氧化层第10页，共26页，星期日，2025年，2月5日多晶硅掩膜板多晶硅N+掩膜板N+N+P型衬底N阱多晶硅NMOS管P型衬底N阱N+N+PMOS管P型衬底N阱N+N+P+P+N+P+P+掩膜板(负)第11页，共26页，星期日，2025年，2月5日金属金属掩膜板P型衬底N阱N+N+P+P+接触接触孔接触掩膜P型衬底N阱N+N+P+P+金属第12页，共26页，星期日，2025年，2月5日2.4设计规则和工艺参数几何设计规则电学设计规则设计规则几何规则规定了版图制作中的各种尺寸,对版图各层之间的重叠、有源区的特征尺寸、以及线条的宽度和间距等几何尺寸所作出的规定。电学规则是电路连线电阻、分布电容、功耗等应达到的指标。第13页，共26页，星期日，2025年，2月5日分布电容MOS晶体管的器件电容CBSCGBCBDSD沟道CBSCGBCBDCGSGCGD一般，栅极电容可统一近似为：式中，ε0是真空的介电系数，ε0X是二氧化硅的相对介电常数，ε0X=4，A为栅氧化层面积，t0X为栅氧化层厚度。，第14页，共26页，星期日，2025年，2月5日扩散电容源扩散区面积漏扩散区面积源区漏区ab扩散电容包括扩散区面电容和侧电容两部分:式中，Cja为每平方微米面结电容，Cjp为每微米的侧面电容，a为扩散区的宽度，b为扩散区的长度。结电容Cja是结电压Vj的函数：式中，ΦB为结电势，ΦB≈0.6V。n是常数，与PN结附近杂质的分布有关，n=0.3~0.5。第15页，共26页，星期日，2025年，2月5日连线电容信号沿导线传播的延迟依赖于许多因素，包括导线的分布电阻与电容，驱动源的阻抗，以及负载阻