汇编语言第二章(2×2)8086微处理器.pptVIP

第二章8086微处理器

2.18086CPU系统结构2.28086CPU中寄存器2.3存储器2.4堆栈2.5汇编源程序举例处理器简介中央处理器（CPU）是微型计算机的核心部件，也是划分计算机档次的一个决定性指标。8086和8088芯片是Intel公司于1978年先后推出的两种同档次的CPU产品，在此之后，该公司又陆续推出80286、80386、80486和Pentium系列CPU产品。处理器简介8086与8088微处理器内部结构几乎相同，均由执行部件（EU）和总线接口部件（BIU）组成，有相同的寄存器和内部总线。但二者的数据线不同，8086具有16位数据线，8088仅有8位数据线，是准16位微处理器，8086运行速度较快。同时二者的指令队列长度不同，8086指令队列寄存器为6个字节长，8088仅有4个字节长。本书内容针对的处理器均以8086为主。2.1.18086CPU组成8086CPU具有16条数据线，20条地址线，寻址范围可达1MB，是Intel公司于1977年推出的16位微处理器，按功能可以分为两大部件：1、执行部件（EU）2、总线接口部件（BIU）8086CPU内部结构如下图所示。1．执行部件（EU）执行部件主要由寄存器组、算术逻辑部件（ALU）、标志寄存器组成，主要负责程序指令的执行。⑴寄存器组共有8个16位寄存器，这些寄存器均属于CPU专用存储器，存在于CPU内部，是CPU内部临时存放数据的部件，它的存取速度比内存更快。⑵算术逻辑部件（ALU）是用来进行算术和逻辑运算的。⑶标志寄存器又称程序状态寄存器，用于存放当前指令执行的状态和运算结果的特征。2．总线接口部件（BIU）总线接口部件用来执行所有的总线操作。BIU由地址加法器、段寄存器、指令指针IP、指令队列和总线控制逻辑组成，负责CPU与存储器或外部设备之间交换数据。⑴地址加法器是将指令指针IP和段寄存器CS，或将EU送来的偏移量与段寄存器DS形成一个20位的物理地址，用以从存储器中取出指令或数据。⑵指令队列是一个6字节的寄存器（8086），最多可存放6个字节的指令。指令队列是一个先进先出的栈，当空闲2个指令字节时，BIU自动从存储器中取出指令存入指令队列中，供EU部件使用。⑶总线控制逻辑是用来控制BIU中各部件的协同操作。3．EU与BIU的关系：执行部件（EU）和总线接口部件（BIU）的操作是独立进行的，因此可以并行工作。在EU执行指令过程中，BIU就可以取出指令存放在指令队列，而当EU执行完一条指令后就可以立刻到指令队列中去取下一条将要执行的指令。从而节省了CPU因等待到内存取指令所需要的时间，提高了CPU的利用率，加快了系统运行速度。2.1.2程序执行过程为了提高CPU的运行速度，8086系统设计为并行工作方式，即指令和数据的存取电路与指令的执行电路是并行工作的。假设程序的指令代码预先已存放在存储器中，为了执行程序，CPU依据时钟的节拍，产生一系列控制信号，有规则地重复执行下面的过程：⑴BIU从存储器中取出一条指令存入指令队列寄存器中。⑵EU从指令队列中取出指令并执行，利用总线空闲时间，BIU从内存取出第二条指令存入指令队列寄存器中，或取第三条指令到指令队列中。⑶EU执行下一条指令，如果前一条指令有写存储器的要求，则通知BIU，由BIU把前条指令的结果写到存储器中，然后再取指令到指令队列中。⑷如指令执行，要求读取操作数，则由BIU取操作数完成指令读功能。⑸EU执行再下一条指令，返回⑴处继续执行上述操作过程。由此可见，存储器的分段使用技术可以很方便地将程序中的代码、数据、堆栈分开存放在不同的存储区中。尽管CPU在某一时刻最多只能同时访问4个段，但它并不限制程序中也只能定义4个段，用户完全可以根据自己的要求定义多个代码段、多个数据段和多个堆栈段。如果CPU需要访问4个段以外的存储区，只要改变相应段寄存器的内容即可。8086/8088系统中，每一个存储单元都有一个唯一的20位地址，称为该存储单元的物理地址。CPU访问存储器时，必须首先确定所要访问的存储单元的物理地址才能取得该存储单元的内容。20位的物理地址由16位段地址和16位段内偏移地址计算所得。因此任一存储单元物理地址的计算方法是：物理地址＝段地址×10H＋偏移地址2.3.3存储器物理地址的生成**总之，在指令执行过程中，利用EU分析操作码和执行指令过程中不占用总线时间这一特点，由BIU自动地通过总线取存储器指令到指令队列中，从而使指令的执行可以不间断的进行，提高了执行指令的速度。 程序的执行，就是上述指令执行的重复过