第五章 时序逻辑电路.pptVIP

本章重点与难点：

重点：时序电路的特点；同步时序电路的基本分析和设计。

二进制和十进制计数器；用集成二进制计数器构成N进制计数器的方法。

难点：实际时序逻辑问题到最简状态的数学抽象。

逻辑器件上的附加控制端的功能使用。;5时序逻辑电路;5时序逻辑电路;第五章概述;;;2时序逻辑电路的分类;;3时序电路的四种描述方法;2、状态转换表;4、时序图;5.2时序逻辑电路的分析;5.2.2同步时序逻辑电路的分析举例;4.列出其状态转换表，画出状态转换图和波形图。;电路状态图;画出波形图;5.确定逻辑功能;分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲信号作用下，电路L1~L4的波形图，并确定电路逻辑功能。（设各触发器初态均为0）;3.求出电路状态方程;4.求输出方程;5.列出其状态转换表，画出状态转换图和波形图;画出状态图;6.电路自启动能力的确定;5.2.3异步时序逻辑电路的分析举例;例5.2.3分析图5.2.7所示逻辑电路。;(3)列状态表、画状态图和时序图;(4)逻辑功能分析;*例3分析如图所示异步时序逻辑电路，画出电路状态图和波形图。;D2=Q0Q1;(3)列电路状态转换真值表;;(4)画出状态图和波形图;计数器的分类;5.3计数器;000;1.二进制异步加计数器(分析);2.二进制同步计数器(分析);驱动方程:;;电路完成的功能：

此电路为8进制计数器。

3个触发器受同一个时钟信号CP的控制，3个触发器的翻转是同时进行的，都比CP的作用时间滞后一个tpd，因此，其工作速度一般比异步计数器的高。;3位二进制减计数器状态图;状态表;画逻辑电路图:;(3)二进制同步可逆计数器;(1)列出状态表和驱动表如表7.1.2。;各触发器的驱动方程:;(3)画出逻辑电路图;该电路能够自启动。;5.3.3集成计数器;1.集成计数器74161（4位二进制同步加计数器）;74161的时序图;用集成计数器构成任意进制计数器的方法;NM的情况;设法跳过16?9=7个状态;设法跳过16?9=7个状态;(2)反馈置数法:采用后九种状态;1;分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？;例用74HCT161组成256进制计数器。;1;减计数;3.异步十??制计数器——74LS290;图7.1.14;3.异步十进制计数器——74LS290;3.异步十进制计数器——74LS290;（2）74LS290的应用;（2）74LS290的应用;数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。;5.4时序逻辑电路的设计方法;画原始状态图;画原始状态图;列出原始状态转换表：;(4)确定触发器的类型和个数;画出触发器Q2n+1、Q1n+1的卡诺图;;(6)画出逻辑图;（7）检查自启动能力;;(8)修改后的逻辑图;;(2)写出电路的状态方程、驱动方程和输出方程;求驱动方程：;（4）检查自启动能力;检查自启动能力;{end}