MIPIDPHY调试记录文档.pdfVIP

MIPIDPHY调调试试记记录录

1.系统框架

MIPI接⼝在系统的实现如上图所⽰，MIPIDPHY提供了4Lane的Rx接⼝，由Sensor提供Clock，并通过四条数据Lane⼊图像数据。

DPHY与CSI-2HostContrller之间通过PPI（PHY-ProtocolInterface）相连，该接⼝包括了控制，数据，时钟等多条信号。CSI-2Host

Contrller通过PPI接⼝收到数据后进⾏解析，完成后通过IDI(ImageDataInterface或者IPI(ImagePixelInterface出到SoC的其他模块

(ISP；同时SoC通过APBSlave总线控制CSI-2HostContrller的相关寄存器。

2.功能IP

下⾯两表描述了系统使⽤的CSI-2Controller与DPHY，以及与CSI对接的ISP相关的部分性能参数：

（1）SynopsysCSI-2Controller

IDI(ImageDataInterface接⼝:

-出CSI-2规格书中推荐的32位或者64位的图像格式；

-提供⽔平或竖直⽅向的精确视频同步信号；

-提供CSI-2DataType(DT和VirtualChannel(VC的相关信息；

IPI(ImagePixelInterface接⼝:

-48位并⾏出，提供像素时钟同步信号；

-提供⽔平或竖直⽅向的精确视频同步信号；

（2）SynopsysDPHY

PPI(PhyProtocalInterface接⼝:

-根据DPHY规格书定义的PPI接⼝；

（3）OmISP

3.DPHY⼊

MIPIDPHY采⽤1对源同步的差分时钟和1～4对差分数据链路来进⾏数据传，数据传采⽤DDR⽅式，即在时钟的上下边沿都有数据传

；根据Sensor不同的出链路数量，接收端可以配置1到4条⼊链路；数据链路越多，图像数据传速度也就越快，多通道发送实现如

上图所⽰，接收端与其类似，从不同通道接收的数据加以合并最后形成完整的数据流。

DPHY⽀持HS(HighSpeed和LP(LowPower两种⼯作模式。HS模式下采⽤低压差分信号，功耗较⼤，但是可以传很⾼的数据速率（数

据速率为80M～1.5Gbps）；LP模式下采⽤单端信号，数据速率很低（10Mbps），但是相应的功耗也很低。两种模式的结合保证了MIPI

总线在需要传⼤量数据（如图像）时可以⾼速传，⽽在不需要⼤数据量传时⼜能够减少功耗。

如上图所⽰，在正常的操作模式下，数据通道处于⾼速模式或者控制模式。在⾼速模式下，通道状态是差分的0或者1，也就是数据链路P⽐

N⾼时，定义为1，P⽐N低时，定义为0，此时典型的线上电压为差分200MV；在控制模式下，⾼电平典型幅值为1.2V，此时P和N上的信号

不是差分信号⽽是相互独⽴的，当P为1.2V，N也为1.2V时，MIPI协议定义状态为LP11，同理，当P为1.2V，N为0V时，定义状态为LP10，

依此类推，控制模式下可以组成LP11，LP10，LP01，LP00四个不同的状态（⼀般使⽤defaultlane）；MIPI协议规定控制模式4个不同状态

组成的不同时序代表着将要进⼊或者退出⾼速模式等；⽐如LP11-LP01-LP00序列后，进⼊⾼速模式。

4.DPHY状态切换

上图说明了物理层⼯作模式的切换流程：

NoPower:

当Phy没有任何电源时处于NoPower模式，将Phy进⾏上电即能离开该模式，通常由SoC的PMU提供，推荐上电时序是先上电核⼼电压

（VDD）然后I/O电压（AVDD）。

Shutdown:

Shutdown模式是最低电源消耗模式，RSTZ和SHUTDOWNZ被拉低，此时模拟电路部分被禁⽌，数字部分被复位，主要消耗来⾃模拟电

路的待机电流与数字部分的漏电流。在该模式下，DATAN/DATAP和CLKN/CLKP都处于⾼阻态，但是可以通过TESTCLR/TESTDIN信号

进⾏hsfreqrange频率的配置。

AFE初始化：

AFE初