EDA技术与应用教程（Verilog HDL版）（第3版）课件 13 VHDL语言概述.pptxVIP

重庆电子工程职业学院

1

第4章硬件描述语言VHDL

4.1VHDL语言概述

4.2VHDL程序结构

4.3VHDL语言要素

4.4VHDL描述语句

4.5VHDL描述风格

4.6VHDL设计方法

重庆电子工程职业学院

2

4.1VHDL语言概述

4.1.1VHDL简介

VHDL（VHSICHardwareDescriptionLanguage，VHSIC硬件描述语言）是电

子工程师用来设计硬件系统与电路的高级语言。

目前，流行的EDA工具软件全部支持VHDL，它在EDA领域的学术交流、电子设计

的存档以及ASIC设计等方面担当着不可缺少的角色。显然，VHDL是现代电子设计人

员必须掌握的硬件设计语言。

4.1.2VHDL优点

⑴VHDL语言具有很强的电路描述和建模能力。

⑵VHDL有良好的可读性。

⑶VHDL具有良好的可移植性。

⑷使用VHDL可以延长设计的生命周期。

⑸VHDL支持对大规模设计的分解和已有设计的再利用。

⑹VHDL有利于保护知识产权。

重庆电子工程职业学院

3

4.1VHDL语言概述

4.1.3VHDL实例

【例4-1】：2选1数据选择器

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYmux21IS

PORT(a,b:INSTD_LOGIC;

s:INSTD_LOGIC;

y:OUTSTD_LOGIC);

ENDmux21;

ARCHITECTURErtlOFmux21IS

BEGIN

y=aWHENs=0ELSE

b;

ENDARCHITECTURErtl;

2选1选择器仿真波形图

重庆电子工程职业学院

4