EDA技术与应用教程（Verilog HDL版）（第3版）课件 16VHDL描述语句.pptxVIP

下载本文档

0
0
约1.59万字
约 55页
2025-07-16 发布于山东
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）（第3版）课件 16VHDL描述语句.pptx

1、本文档共55页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

重庆电子工程职业学院14.4VHDL描述语句【例4-17】：第1种IF语句应用示例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYsuocunISPORT(clk,d:INSTD_LOGIC;q:OUTSTD_LOGIC);ENDsuocun;ARCHITECTURErtlOFsuocunISBEGINPROCESS(clk,d)BEGINIFclkEVENTANDclk=1THENq=d;ENDIF;ENDPROCESS;ENDrtl;

重庆电子工程职业学院24.4VHDL描述语句【例4-18】：第2种IF语句应用示例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux21ISPORT(a,b,s:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDmux21;ARCHITECTURErtlOFmux21ISBEGINPROCESS(a,b,s)BEGINIFs=1THENy=a;ELSEy=b;ENDIF;ENDPROCESS;ENDrtl;

重庆电子工程职业学院34.4VHDL描述语句【例4-19】：第3种IF语句应用示例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYshfrtISPORT(clk,load:INSTD_LOGIC;d:INSTD_LOGIC_VECTOR(7DOWNTO0);q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDshfrt;ARCHITECTURErtlOFshfrtISBEGINPROCESS(clk,d)VARIABLEtemp:STD_LOGIC_VECTOR(7DOWNTO0);BEGINIFclkEVENTANDclk=1THENIFload=1THENtemp:=d;

重庆电子工程职业学院44.4VHDL描述语句ELSEtemp(7DOWNTO1):=temp(6DOWNTO0);temp(0):=temp(7);ENDIF;ENDIF;q=temp;ENDPROCESS;ENDrtl;

4.4VHDL描述语句3.Case语句CASE表达式ISWHEN条件表达式=顺序处理语句；…ENDCASE;条件表达式的表达形式：WHEN值=顺序处理语句；WHEN值|值|值=顺序处理语句WHEN值TO值=顺序处理语句WHENORTHERS=顺序处理语句重庆电子工程职业学院5

重庆电子工程职业学院64.4VHDL描述语句【例4-20】：CASE语句应用示例之编码器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYdecoderISPORT(datain:INSTD_LOGIC_VECTOR(2DOWNTO0);g1,g2a,g2b:INSTD_LOGIC;y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDdecoder;ARCHITECTURErtlOFdecoderISBEGINPROCESS(datain,g1,g2a,g2b)BEGIN

重庆电子工程职业学院74.4VHDL描述语句IFg1=1ANDg2a=0ANDg2b=0THENCASEdatainISWHEN000=yWHEN001=yWHEN010=yWHEN011=yWHEN100=yWHEN101=yWHEN110=yWHEN111=yWHENOTHERS=y=XXXXXXXX;ENDCASE;ELSEyENDIF;ENDPROCESS;EN