VHDL-语言-数码管静态显示5080211-EDA课程设计.docVIP

静态扫描显示电路设计

专业：自动化

班级学号：

姓名：Dennis

2010年12月11日

一、设计实验目的：

在MAX+plusII软件平台上，熟练运用VHDL语言，完成静态扫描显示电路的VHDL语言编程、编译、综合、仿真，使用EDA实验箱，实现静态扫描显示电路的硬件功能。

二、设计实验说明及要求：

1、静态扫描显示电路组成：计数器、显示译码器、扫描电路组成。在静态扫描显示电路中最关键的是如何在每一个数码管静态显示固定的数字，除此之外，静态扫描显示电路需清零控制端\启动控制端使静态扫描显示电路清零及启动。

2、静态扫描显示电路要在七个数码管实现静态显示每位同学的班级学号显示。

3、能够完成清零、启动〔可以使用键盘或拨码开关置数〕功能。

三、数字时钟组成及功能：

1、计数器：用来产生实现数码管分配；

2、扫描显示译码器：完成对7字段数码管显示的控制；

四、系统硬件要求：

1、时钟信号为10MHz；

2、FPGA芯片型号EPM7128SLC84-15、EP1K30TC144-3或EP1K100QC208-3〔根据实验箱上FPGA芯片具体选择〕；

3、8个7段扫描共阴级数码显示管；

4、按键开关〔清零、启动〕；

五、设计内容及步骤：

1、设计思路：

静态扫描显示电路的主要组成为：计数器、显示译码器、扫描电路组成。

我的学号为5080211，因为需要七个数码管，所以用七进制计数器即可，计数器从0到6计数，到6后归0，接着开始从0到6计数。

然后扫描电路〔即时钟信号〕根据每个时刻的计数器计数值，输出相应的数码管，从而选择控制，即sel2,sel1,sel0。从试验箱的一排数码管从最右端向第七个数码管循环扫描。例如：sel2,sel1,sel0为“000”那么选择地的是最右边的数码显示管。

当扫描到一个数码管，根据此时需要输出的数值，利用显示译码器翻译为相应的数码管显示编码即可，比方要sel=“000”时，要输出的数值是“0100”，将“0100”〔即数字4〕，翻译为“1100110”给sel选中的数码管显示出来即可。显示出来的数字就是4

除此之外，静态扫描显示电路需清零控制端、启动控制端使静态扫描显示电路清零及启动。

启动/关闭用CS表示，当CS为无效时，和时钟信号相与，那么没有时钟输入，输出端，使sel=“111”，由于时钟停止，那么只是选择最左端的数码管，输出的译码为即什么都没有显示。

清零用clear表示，当其无效时，正常显示，当其有效时，不管译码为多少，强制输出为即“0”，由于时钟还在扫描，现象即为七个数码管都为零。

此为本程序设计的整体思路。

2、端口说明：

scan 时钟输入，上升沿有效

CS 片选使能端，高电平有效

clear 清零输入，高电平有效

m0……m6 数码管7段显示数据端口

sel0……sel2 数码管选择显示控制端口

3、源程序和注释：

libraryieee;

entityxuehaois--定义实体

port(scan,cs,clear:instd_logic;--分别为时钟扫描入口，启动/关闭端口，清零端口

sel:outstd_logic_vector(2downto0);--选择八个数码管中之一显示