MCU中嵌入式ADC的设计.pdfVIP

哈尔滨工业大学硕士学位论文

摘要

随着现代信息社会的发展和集成电路工艺的进步，MCU的集成度越来越高，

在面积与功耗不断降低的同时，其可以实现的功能也不断增加。无论是在工业

上还是便携设备上，对MCU的需求都在不断上涨，为了应对更多更复杂的使

用环境，目前大部分的MCU设备都会带有嵌入式ADC。

本文对常见ADC的结构以及优缺点进行简要分析，确定嵌入式ADC采用

SARADC实现。首先对SARADC的发展历史及现状进行调研，分析MCU对

嵌入式ADC的需求并讨论确定SARADC中的各个模块的具体结构，最终完成

了10bit嵌入式ADC的设计。

在SARADC中，比较器是重要的模拟模块，为了保证比较器的精度以及

速度，采用了级联比较器的结构。第一级比较器采用静态开环比较器，由一开

环连接的折叠共源共栅放大器组成。第二级比较器为动态锁存比较器。在采样

保持电路的选择方面，选择CMOS传输门作为采样开关，利用比较器中第一级

比较器作为运放实现下极板采样。DAC选用分段式的电压定标型DAC，对DAC

不同分段时失配带来的影响以及面积消耗综合考虑，最终选择6+4的分段结构。

此外还设计了MCU需求的内部时钟以及带隙基准与LDO电路。

在ADC工作时钟为1MHz时，对ADC整体进行FFT仿真，得到ADC的

SINAD为61.67dB，SFDR为80.45dBc，ENOB为9.95bit。基于0.18μmCMOS

工艺，采用3.3V单电源供电，最终实现版图面积为0.487mm2。ADC的后仿结

果SINAD为61.62dB，SFDR为82.81dBc，ENOB为9.94bit，功耗约为3.66mW，

达到预期设计目标。

关键词：嵌入式ADC；分段DAC；级联比较器；采样保持电路

-I-

哈尔滨工业大学硕士学位论文

Abstract

Withthedevelopmentofmoderninformationsocietyandadvancementsin

integratedcircuittechnology,theintegrationlevelofMCUsisincreasing.Asthesize

andpowerconsumptioncontinuetodecrease,thecapabilitiesthatMCUscanachieve

arealsoconstantlyexpanding.Whetherintheindustrialsectororportabledevices,

thedemandforMCUsisontherise.Tomeettherequirementsofmorecomplexusage

scenarios,mostMCUdevicesnowadayscomewithembeddedADC.

Thisarticleprovidesabriefanalysisofthestructureandprosandconsof

commonADCs,anddeterminestheuseofSARADCforembeddedADC

implementation.Researchisconductedonthehistoricaldevelopmentandcurrent

statusofSARADCs.ThearticleanalyzesthedemandforembeddedADCsinMCUs

anddiscussesthespecificstructureofeachmoduleinthe