TMS320C5000系列DSP原理及应用（第二版）课件8-4（2） DSP芯片应用.pptx

第八章

DSP芯片应用;硬件设计;TMS320C5409提供了可与串行通信器件接口的3个多通道缓冲串行口（McBSP，TMS320C542串行口的加强形式）

本节我们介绍TI公司的常用语音编解码器TLC320AD50与TMS320C5409的McBSP的接口方法。;什么是McBSP?;McBSP控制寄存器;8.3.1TLC320AD50及其接口;;1.AD50控制寄存器功能简介

TLC320AD50具有7个可编程的内部寄存器，通过软件编程能随时控制TLC320AD50的采样频率，模拟输入及输出的增益等。

控制寄存器0（CR0）：不执行任何操作，但是CR0能够响应握手通信请求而不改变其它控制寄存器的值；

控制寄存器1（CR1）：控制AD50的软件重启，选择数字反馈以及数模转换器的模式；

控制寄存器2（CR2）：选择模拟反馈以及模数转换器的模式，并且包括AD50内部FIR滤波器的溢出标志；

控制寄存器3（CR3）：包含从器件个数的信息；

控制寄存器4（CR4）：选择输入和输出放大器的增益，确定AD50的采样频率，选择PLL模式；

控制寄存器5（CR5）；工业测试使用；

控制寄存器6（CR6）；工业测试使用；;2.AD50器件功能简介

（1）采样频率和滤波器控制

TLC320AD50的采样频率由控制寄存器4设定。当选择PLL模式时（D7=0），AD50的采样率为：

（8.1）

当不选择PLL模式时（D7=1），AD50的采样率为：

（8.2）

其中N为1到8的整数。

如果要设定的采样频率低于7kHz，由于PLL工作的时钟频率必须高于7kHz，所以这种情况下不能使用AD50的PLL模式，必须使用非PLL模式，则相应的采样频率也要由（8.2）计算。

输出的串口时钟（SCLK）由采样频率决定而不是由主时钟决定，串口时钟与采样频率之间的关系为SCLK=256×fs。

TLC320AD50内部滤波器的截至频率是不能通过软件编程改变的。;（2）模数转化模块

输入的模拟信号经过前端的放大器放大后，送入到AD转换器的输入端。AD转换器将输入的模拟信号转化为以2进制补码表示的数字信号。

转化后的数字信号通过AD50内部的可编程放大器后在串口时钟（SCLK）的上升沿从芯片的DOUT管脚输出，每一个串口时钟周期输出1bit。

通过设置控制寄存器2，可以设置AD??换器每次将模拟量转化为16bit的数字量还是15bit的数字量。;（3）数模转化模块

DIN管脚从外部设备读入16bit的2进制数据，以补码表示。在串口时钟（SCLK）的下降沿AD50读入这些二进制数据，每一个串口时钟周期输入1bit。

这些二进制数据通过由数字插值滤波器和数字调制器组成的Σ-δDA转换器后转换为脉冲串。这些脉冲串再被送入到AD50内部的低通滤波器恢复出模拟信号。模拟信号通过可编程放大器后在OUTP和OUTM输出。;（4）串行接口

数字串行接口由串行时钟（SCLK），帧同步信号（FS），AD转换器输出DOUT和DA转换器输入（DIN）组成。

每一个串行时钟周期（SCLK），AD转换器从DOUT输出转化好的二进制数据，DA转换器从DIN输入需要转化的二进制数据。

此外AD50内部还包括了插值滤波器，数字和模拟反馈等部分。;8.3.2模数接口的硬件电路设计;在设计TLC320AD50的印刷板电路时注意，必须要分别设计TLC320AD50的数字地和模拟地，数字电源和模拟电源。

如果在系统的设计过程中只有一个可用的5V电源，同时作为数字电源和模拟电源，那么最好用适当的电阻将数字电源和模拟电源分开，如图8.3所示。;图8.4AD50的去耦电路;8.3.3模数接口的软件设计;TMS320C5409内部寄存器的初始化：

（1）初始化TMS320C5409的SWWSR、BSCR、ST0、ST1、PMST等寄存器，设置中断屏蔽寄存器IMR，屏蔽所有的中断，并置IFR=0xffff。

（2）设置定时器寄存器TIM、PRD、TCR的值，使得CLOCKOUT的输出满足TLC320AD50的要求。

;TMS320C5409缓冲串口的初始化:;（1）复位McBSP并设置控制寄存器（SPCR）帧同步信号和串口时钟信号都选为External；

设置接受中断信号由帧同步信号产生，用中断方式来向McBSP发送数据（也可以采用DSP轮询或DMA的方式，ABU模式），使能串行