数字电路制作与调试项目化教程（活页式）课件 100-2 加法运算器.pptx

1、本文档共9页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

加法运算器

2下页上页两个二进制数之间的算术运算（加、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。1.1位加法器（1）半加器如果不考虑来自低位的进位，将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。返回

3下页上页符号01ABSCO输入输出半加器的真值表A：加数B：被加数S：和CO：向高位的进位返回00010011101001

4下页上页在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这种运算称为全加。所用的电路称为全加器。（2）全加器返回

5下页上页CIABSCO输入输出全加器的真值表返回0001000010100111001011101110100110010111

4位串行进位加法器2.多位加法器（1）串行进位加法器（SerialCarryAdder）缺点：运算速度慢。依次将低位全加器的进位输出CO，接到高位全加器的进位输入端CI，即构成多位加法器。

7下页上页优点：运算速度提高。缺点：电路复杂程度随位数的增加急剧上升。（2）超前进位加法器（Look-aheadCarryAdder）通过逻辑电路先得出每一位全加器的进位输入信号,采用这种结构形式的加法器叫做超前进位加法器。返回

8下页上页返回3.74LS283集成四位加法器集成芯片A1–A4：运算输入端B1–B4：运算输入端C0：进位输入端Σ1–Σ4：和输出端C4：进位输出端

输入端A4～A1：输入0101(十进制数5)；输入端B4～B1：输入0100(十进制数4)；器件名为4511BD_5V：CMOS集成显示译码驱动器显示和值；

该用户很懒，什么也没介绍

咨询Ta 进入空间

更多 >

数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器.pptx