用于并行BCH编码的电路、编码器及方法 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN101227194A

(43)申请公布日2008.07.23

(21)申请号CN200810065971.9

(22)申请日2008.01.22

(71)申请人炬力集成电路设计有限公司

地址519085广东省珠海市唐家湾镇哈工大路1号15栋1单元1号

(72)发明人彭洪

(74)专利代理机构

代理人

(51)Int.CI

H03M13/15

H04L1/00

权利要求说明书说明书幅图

(54)发明名称

用于并行BCH编码的电路、编码

器及方法

(57)摘要

本发明公开了一种用于BCH并行

编码的方法，包括如下步骤：将当前周期

的输入序列{x

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种用于BCH并行编码的电路，包括M个输入支路，所述每一输入支路包括一

常数向量乘法器，输入序列{xSub1/Sub，…，xSub1/Sub，…，

xSubM/Sub}按顺序分别输入至所述系数为S，TS，…，TSupi/SupS，…，

TSupM-1/SupS的常数向量乘法器对应相乘后，将相乘结果通过矩阵加法器求

和得到最终编码输出；其中，M为并行度，i为不大于M的自然数，T为一个R×R

的方阵，S是一个R×1的固定向量[10…01]Supt/Sup，R为BCH编码后冗余

位的长度，t为转置符号。

2.一种采用如权利要求1所述的电路的编码器。

3.一种用于BCH并行编码的电路，其特征在于，包括M个输入支路和一个反馈支

路，所述每一输入支路包括一常数向量乘法器，所述反馈支路包括依次连接的系数

为TSupM/Sup的常数矩阵乘法器、矩阵加法器及寄存器组；

当前周期的输入序列{xSub1/Sub，…，xSubi/Sub，…，xSubM/Sub}

按顺序分别输入至所述系数为S，TS，…，TSupi/SupS，…，TSupM-

1/SupS的常数向量乘法器对应相乘后，将相乘结果求和作为第一输出，其中，

M为并行度，i为不大于M的自然数，T为一个R×R的方阵，S是一个R×1的固

定向量[10…01]Supt/Sup，R为BCH编码后冗余位的长度，t为转置符号；

所述寄存器组用于寄存所述矩阵加法器当前周期的输出，并将当前周期反馈，作为

所述系数为TSupM/Sup的常数矩阵乘法器下一周期的输入；

所述常数矩阵乘法器当前周期的输入与常数矩阵TSupM/Sup相乘结果作为第

二输出；

所述矩阵加法器将所述第一输出及第二输出求和后输出至寄存器组作为寄存器组当

前周期的输出；

所述输入支路和反馈支路经过特定数量次运算，得到最终编码输出。

4.如权利要求3所述的电路，其特征在于，特定数量由输入信息数据的长度K和并

行度M来决定，特定数量为不小于K/M的最小整数。

5.一种采用如权利要求3所述的电路的编码器。

6.一种用于BCH并行编码的方法，其特征在于，输入序列{xSub1/Sub，…，

xSubi/Sub，…，xSubM/Sub}按顺序分别与常数向量S，TS，…，

TSupi/SupS，…，TSupM-1/SupS对应相乘，将相乘结果求和得到最终编

码输出；其中，M输入序列长度，i为不大于M的自然数，T为一个R×R的方阵，

S是一个R×1的固定向量[10…01]Supt/Sup，R为BCH编码后冗余位的长度，

t为转置符号。

7.一种用于BCH并行编码的方法，其特征在于，包括如下步骤：

将当前周期的输入序列{xSub1/Sub，…，xSubi/Sub，…，

xSubM/Sub}按顺序分别与常数向量S，TS，…，TSupi/SupS，…，