利用Cadence设计COMS低噪声放大器.pdf

仅供个人参考

利用Cadence设计COMS低噪声放大器

结合一个2．4GHzCMOS低噪声放大器(LNA)电路，介绍如何利用Cadence软件系

列中的IC5．1．41完成CMOS低噪声放大器设计。首先给出CMOS低噪声放大器设计

的电路参数计算方法，然后结合计算结果，利用Cadence软件进行电路的原理图仿真，并

完成了电路版图设计以及后仿真。仿真结果表明，电路的输入／输出均得到较好的匹配。由

于寄生参数，使得电路的噪声性能有约3dB的降低。对利用Cadence软件完成CMOS

射频集成电路设计，特别是低噪声放大器设计有较好的参考价值。

关键词：低噪声放大器；CMOS；射频IC；Cadence

0引言

CadenceDesignSystemsInc．是全球最大的电子设计技术、程序方案服务和设计

服务供应商。它的解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消

费电子产品以及其他各类型电子产品的设计。Cadence公司的电子设计自动化产品涵盖了

电子设计的整个流程，包括系统级设计、功能验证、IC综合及布局布线、模拟和混合信号

及射频IC设计、全定制集成电路设计、IC物理验证、PCB设计和硬件仿真建模等。Cade

nce软件支持自顶向下(Top-down)的芯片设计，是业界广泛采用的设计工具。该软件通过

Li-braryCelIView三级目录辅助芯片设计：

(1)设计者为自己要完成的系统任务建立新的Li-brary；

(2)分析系统及其指标来确定系统的各个模块，每个模块对应于Library中的一个Cell；

(3)每个模块的设计包括电路(Schematic)设计和版图(Layout)设计，两者密不可分，

电路图与版图都是模块中的View。

同时，Cadence公司还提供设计方法教学服务，帮助客户优化其设计流程；提供设计

外包服务，协助客户进入新的市场领域。垂直解决方案是Cadence为帮助IC设计公司迅

速建立设计架构，并获得更短、可预测性更高的设计周期而推出的独具特色的整套解决方案，

其目标是为了推动不同领域产品的开发步伐，设计锦囊(ProcessDesignKit，PDK)是其

重要组成部分。“锦囊”通过将验证方式和流程与IP相结合的方式，更好地应对无线、网络

和消费电子等不同领域在设计方面的挑战。通过采用“锦囊”，用户可将其宝贵的资源投入在

差异化设计而不是基础设计方面。

不得用于商业用途

仅供个人参考

Forpersonaluseonlyinstudyandresearch;notforcommercialuse

1低噪声放大器电路设计

(1)电路结构。图1是此次实验中所用电路的完整电路原理图。图中共源管M1作为主

放大管，给电路提供足够的增益；共栅管M2用来减小M1的Cgd1引起的密勒效应以及

增强整个电路的反向隔离性能；M3，Rref，Rbias构成偏置电路，以实现M1所需的直流

偏置。对于输入／输出匹配电路，可以利用Smith圆图完成初步设计；然后利用Cadenc

e软件套件中用于集成电路仿真的组件IC5．1进行更加精确的电路参数调试。

(2)电路设计。设计中采用新加坡特许(CHRT)的0．35μm